Wave Computing技术长Chris Nicol说明, 该公司下一代DPU将自家数据流架构及64位元多执行绪(Multi-threaded)核心技术和TSMC的7nm制程技术结合, 以提升其边缘应用的AI解决方案的处理效能, 并降低生产过程的风险与成本. 此外, 博通的封装与测试经验以及7nm硅智财(IP)平台, 也都将有利于该公司, 进一步提升AI系统的效能与容量, 以因应庞大的机器学习数据集.
博通ASIC产品部门资深副总裁兼经理Frank Ostojic也指出, AI工作负载与神经网路的复杂度正呈现爆炸性的增长, 而他认为, 7nm先进制程节点与资料流技术的整合, 将有助于AI产业更快地创新从云端到物联网的应用.
整体而言, Wave Computing现行版本的DPU采用的是16nm的制程节点, 而下一代DPU将采用台积电(TSMC)的7nm制程进行生产, 并借助博通的设计平台, 量产技术, 以及其通过认证且适用于高性能深度学习应用的7nm 56Gbps与112Gbps串列器/解串列器(SerDes), 完程产品开发与生产.
针对这项合作案, 市场研究机构Moor Insights&Strategy资深分析师Karl Freund表示, 7nm制程与资料流技术的结合, 将有利于打造能满足AI应用严苛要求的处理平台. 而他也看好博通在先进制程节点设计方面的知识, 能协助Wave Computing在AI技术上的开发.