據《EE Times》目前掌握到的消息, Wave Computing的7nm開發計劃將採用博通(Broadcom Inc.)的ASIC晶片設計. Wave和Broadcom這兩家公司將採用台積電(TSMC)的7nm製程技術, 共同開發Wave的下一代資料流處理器(Dataflow Processing Unit; DPU).
新的7nm DPU將由Broadcom方面提供, 但時間表未定. 據Wave執行長Derek Meyer證實, 這款7nm DPU將會 '設計於我們自家的AI系統中. ' 他還補充說, '如果市場其他公司有此需求的話, 也可以提供相同的晶片. '
Derek MeyerDerek Meyer市場研究公司Tirias Research首席分析師Kevin Krewell表示, 'Wave希望能夠以此7nm設計在新創公司中脫穎而出. 目前, 大多數的新創公司都還不具備打造7nm元件的專業技術與能力. ' 他解釋說, Wave在Broadcom的協助下, 使這一切成為可能. 他指出, Broadcom '由於收購了LSI Logic, 確實擁有更先進的ASIC電路設計經驗. '
Wave目前的DPU世代是基於16nm製程的設計 .
'在設計新型AI加速器的同業中, 我們將率先獲得7nm實體IP——例如56Gbps和112Gbps SerDes, 這可歸功於Broadcom的協助. ' Meyer指出, Broadcom帶來了先進的設計平台, 量產技術以及經驗證可行的7nm IP, 協助我們實現了這項7nm產品開發計劃.
Wave目前的DPU世代基於16nm製程節點, 主要由Wave自家設計人員以及承包商的協助共同完成. 至於7nm DPU, Meyer表示, '在Broadcom和Wave之間, 我們已經擬定好[ASIC]設計前端和後端所需的技術和資源了, 同時相應地制定了合作計劃. '
目前, 這項7nm合作計劃已經展開並持續進行好幾個月了. Broadcom將負責7nm晶片的實體部份. 儘管7nm設計非常複雜, 但Meyer表示, '我相信Broadcom將第一次就推出合適的晶片. ' 然而, Wave並未透露其7nm DPU何時上市, 也未對7nm DPU架構多加說明.
7nm DPU內部揭密
然而, Meyer解釋說, 新的晶片將 '以資料流架構為基礎' . 它將會是第一款具有 '64位元(64-bit) MIPS多執行緒CPU' 的DPU. Wave於今年6月收購了MIPS.
Meyer還指出, Wave的7nm晶片將在存儲器中搭載新功能, 但他並未透露究竟增加了哪些新功能.
不過, Meyer表示, MIPS的多執行緒技術將在新一代DPU中發揮關鍵作用. 透過Wave的資料流處理, '當我們為機器學習代理載入, 卸載和重新載入資料時, 硬體多執行緒架構將會十分有效率. ' 此外, MIPS的快取一致性也會是Wave新DPU的另一項重要特性. 他說, '因為我們的DPU是64-bit架構, 所以只有在MIPS和DPU同時在64-bit位址空間中與相同存儲器通訊才有意義. '
針對Wave將在存儲器中增加的新功能, Krewell說, 'Wave的現有晶片使用美光(Micron)的混合存儲器立方體(Hybrid Memory Cube; HMC). 而且我認為Wave未來的晶片將會轉向高頻寬存儲器(HBM). ' 他並補充說: 'HBM的未來發展藍圖更好. 不斷變化的存儲器架構將會對整體系統架構造成影響. '
Moor Insights & Strategy資深分析師Karl Freund對此表示贊同. 他說: '針對存儲器部份, 我猜想他們將將會放棄混合存儲器立方體, 而改採用高頻寬存儲器, 因為這種方式更具有成本效益. '
Meyer在接受採訪時宣稱, 新的7nm DPU可望提供較其現有晶片更高10倍的性能.
他說, '不要忘記, 我們之前就已經將DPU架構中的時脈與晶片分開來了. ' 他指出, 在主機間來回移動將會造成瓶頸, 而在DPU中, 嵌入式微控制器可以載入指令, 減少傳統加速器浪費的功率和延遲. '我們可以有效發揮7nm晶片上的電晶體能力, 以提高性能. '
不過, Krewell對此持保留看法. 他說: '至於Wave是否可在性能方面實現10倍的進展, 這畢竟是一個漫長的旅程, 必須取決於如何測量機器學習的性能……以及Derek [Meyer]是在談訓練還是推論. ' 他還補充說, '推論方面發生了許多變化, 也以較低精度(8-bit或更低)的演演算法進行部署. 訓練的性能主要取決於存儲器架構. ' 不過, 他也坦承, '我其實並不知道Wave所盤算的細節. '
編譯: Susan Hong