三維整合電路是維持整合電路產業高速發展的關鍵, 而三維存儲器更是三維整合技術中的領跑者. 三維新型非易失存儲器因其獨特的速度, 密度和壽命優勢, 被寄予革新現有計算架構的厚望, 是國際上的競爭焦點. 作為三維新型非易失存儲器的兩種主流陣列結構之一, 當前三維垂直型陣列結構的研究主要集中在器件和陣列層面. 但是, 三維存儲器在垂直方向的整合, 新型偏置方法和新的存儲器件影響了晶片的速度和可靠性, 給三維存儲器的晶片設計方法學帶來了重大挑戰.
針對這一挑戰, 中國科學院上海微系統與資訊技術研究所雷宇等人首先提出三維垂直型存儲器新型偏置方法, 與傳統偏置方法相比, 新型偏置方法支援子陣列中的單個比特讀取, 降低了功耗, 提高了讀寫速度, 提高了讀正確率; 根據新型偏置方法設計了晶片陣列核心電路; 分析了影響晶片讀出操作的主要因素; 提出變化參考與寄生匹配讀出電路, 該電路讀取速度快, 讀取正確率高, 可適用於各種類型, 不同容量的三維垂直型存儲器; 實驗結果表明: 提出的讀出電路隨機讀取時間比傳統方法縮短了75%, 典型和最差電阻時的誤讀取數量與傳統方法相比分別減少了100%和95.31%.
該論文在國際上首次歸納和分析了影響三維垂直型存儲器讀出操作的主要因素, 提出了三維垂直型新型存儲器的首個整合電路設計, 也是世界上首篇關於三維垂直型新型存儲器整合電路設計的論文. 研究成果為三維垂直型存儲器的工程實現提供了技術參考, 並推動了三維存儲器晶片設計方法學的進步.
雷宇為論文的第一作者, 研究工作在研究員宋志棠的領導下展開. 研究工作得到了中科院戰略性先導科技專項, 國家整合電路重大專項, 國家自然科學基金, 上海市科委等支援.