微納電子系博士生塗鋒斌在大會上作學術報告
國際計算機體繫結構大會是計算機體繫結構領域的頂級會議. 本次大會共收到378篇投稿, 收錄64篇論文, 塗鋒斌報告的研究論文是今年大會中國唯一被收錄的署名第一完成單位的論文. 清華大學微納電子系尹首一副教授為本文通訊作者, 塗鋒斌為本文第一作者, 論文合作者還包括清華大學微納電子系魏少軍教授和劉雷波教授.
隨著人工智慧應用中神經網路規模的不斷增大, 計算晶片的大量片外訪存會造成巨大的系統能耗, 因此存儲優化是人工智慧計算晶片設計中必須解決的一個核心問題. 可重構研究團隊提出一種面向神經網路的新型加速框架: 數據生存時間感知的神經網路加速框架 (RANA) . RANA框架採用了三個層次的優化技術: 數據生存時間感知的訓練方法, 混合計算模式和支援刷新優化的增強動態隨機存取存儲器 (eDRAM) 存儲器, 分別從訓練, 調度和架構三個層面優化整體系統能耗. 實驗結果顯示, RANA框架可以消除99.7%的eDRAM刷新能耗開銷, 而性能和精度損失可以忽略不計. 相比於傳統的採用SRAM的人工智慧計算晶片, 使用RANA框架的基於eDRAM的計算晶片在面積開銷相同的情況下可以減少41.7%的片外訪存和66.2%的系統能耗, 使人工智慧系統的能量效率獲得大幅提高.
數據生存時間感知的神經網路加速框架 (RANA)
微納電子系可重構計算團隊近年來基於可重構架構設計了Thinker系列人工智慧計算晶片 (Thinker I, Thinker II, Thinker S) , 受到學術界和工業界的廣泛關注. 可重構計算團隊此次研究成果, 從存儲優化和軟硬體協同設計的角度大幅提升了晶片能量效率, 為人工智慧計算晶片的架構演化開拓了新方向.