北京– 2018年5月7日–Arm宣布旗下Arm®Artisan®物理IP將應用於台積電基於Arm架構的SoC設計22nm超低功耗 (ULP) 和超低漏電 (ULL) 平台. 台積電22nmULP/ULL技術針對主流移動和物聯網設備進行了優化, 與上一代台積電28nm HPC+平台相比, 在提升基於Arm的SoC性能的同時, 更顯著降低功耗和矽片面積.
'本次發布的下一代工藝技術能夠以更低的功耗, 在更小的面積上滿足更多的功能需求, ' Arm物理設計事業群總經理Gus Yeung指出, 'Artisan物理IP與台積電22nmULP/ULL技術的設計和製造成本優勢相結合, 將為我們雙方的合作夥伴帶來立竿見影的每毫瓦運算性能提升及矽片面積縮減兩方面優勢. '
針對台積電22nmULP/ULL工藝技術推出的Artisan物理IP包含了代工廠支援的記憶體編譯器, 針對下一代邊緣計算設備的低泄漏和低功耗要求進行了優化. 除此之外, 這些編譯器還附有超高密度和高性能的物理IP標準單元庫, 其中含有電源管理套件和厚柵氧化物元件庫, 以協助優化低泄漏功耗. 另外, 最新的物理IP還提供了通用I/O解決方案, 以確保性能, 功耗和面積 (PPA) 的全面最佳化.
台積電設計基礎架構市場部高級總監李碩表示: 'Artisan 物理 IP使台積電能夠加速流片 (tape-out) 時間, 從而以更快的速度將針對主流物聯網和移動設備設計的尖端SoC推向市場. 基於雙方在28nmHPC+平台合作上的成功, 台積電和Arm不斷致力於在功耗和面積方面提供顯著的優化, 進而為雙方的合作夥伴提供在更多設備上實現更優邊緣計算體驗的可能. '
Arm物理IP是一套廣受信賴並已獲廣泛應用的解決方案, 每年由Arm合作夥伴出貨的整合電路 (IC) 超過100億個. 台積電22nmULP/ULL工藝技術針對Arm物理IP的整合目前正在積極推進之中, 致力於在2018年下半年為雙方共同的晶片合作夥伴實現流片 (tape-out) .