Arm 指出, 台積電 22 納米 ULP / ULL 製程是針對主流行動與物聯網設備進行最佳化設計. 不僅能提升基於 Arm 架構的 SoC 效能, 與台積電前一代 28 納米 HPC+ 製程平台相較, 更可顯著降低功耗及晶片面積.
Arm 物理設計事業群總經理 Gus Yeung 表示, 這項次世代製程技術能在更低功耗和更小面積下加入更多功能, 且結合 Artisan 物理 IP 及台積電的 22 納米 ULP / ULL 製程平台, 在設計與製造成本方面有優勢. 雙方將為彼此的合作夥伴, 提供立即顯現的每毫瓦運算效能, 以及節省晶片面積方面的利益.
Arm 進一步指出, 採用台積電 22 納米 ULP / ULL 製程技術的 Artisan 物理 IP, 包含晶圓廠贊助提供的記憶體編譯器, 針對次世代網路終端運算設備在低漏電與低功耗的需求達到最佳化狀態. 這些編譯器還附有超高密度與高效能物理 IP 標準元件庫, 其中包含功耗管理套件, 厚閘極氧化層元件庫等, 協助優化低漏電功耗. 另外, 還提供泛用型 I/O 解決方案, 確保達成最大程度的效能, 功耗, 以及面積 (PPA) 最佳化.
台積電設計建構行銷事業處資深處長 Suk Lee 指出, Artisan 物理 IP 讓台積電加速設計定案 (tape-out) 時程, 瞄準主流物聯網與行動設備, 加快這些引領業界的 SoC 上市. 延續台積電與 Arm 在 28 納米 HPC+ 平台成功合作的基礎, 台積電與 Arm 攜手大幅降低功耗與面積, 為彼此共同的晶片設計夥伴提供許多機會, 在更多設備呈現更完善的終端運算經驗.
Arm 指出, 與台積電 22 納米 ULP / ULL 製程技術的積極整合時程下, 確保滿足 Arm 與台積電共同的晶片設計夥伴可在 2018 下半年完成相關設計定案.