DDR4記憶體目前還是絕對主流, 不斷被深入挖潛, 頻率已經突破5GHz, 不過下一代DDR5也已經蠢蠢欲動了. Cadence公司今天就宣布了DDR5的全新進展, 無論工藝還是頻率都相當領先.
目前, JEDEC標準組織正在研究下一代DDR5記憶體規範, 已經有了初步版本, Cadence此番拿出的就是面向新規範的第一個DDR5 IP物理層介面晶片.
該測試晶片採用台積電7nm工藝製造, 數據率可達4400MT/s, 也就是頻率高達4400MHz, 相比目前商用最快的DDR4-3200快了多達37.5% .
為了支援Cadence DDR5 PHY物理層的驗證和協作, 美光也向其提供了DDR5記憶體初步版本的工程原型.
在此之前, Rambus也曾經提到過7nm工藝下的DDR5 IP, 並預計DDR5記憶體要到2020年才會商用, 首批自然還是伺服器和數據中心, 消費級就更靠後了.
值得一提的是, AMD曾保證說現在的AM4介面會一直支援到2020年, 到時候極可能就會更換新介面, 加入對DDR5的支援.
