1.六月:台積電7nm量產,張忠謀退休;
集微網消息, 《經濟學人》撰文表示, 台積電將幹掉英特爾, 成為全球最強的晶片廠, 並分析其勝出的2大關鍵在於钜額投入研發及代工模式的優勢.
張忠謀即將退休, 未來台積電採取雙CEO平行領導制度, 交棒給劉德音, 魏哲家兩人. 《經濟學人》報導, 張忠謀6月引退的當月, 台積電將出貨最先進位程的半導體, 搶下全球最強晶片的寶座, 英特爾淪為老二.
報導指出, 英特爾依循 '摩爾定律' , 過去在製程技術上一路領先, 目前晶片生產技術為10奈米, 台積電則超前至7nm, 技術優勢也反映在股價上, 台積電2017年市值首度超越英特爾.
台積電如何能擠掉英特爾, 一直是市場矚目的焦點, 分析2大原因, 一是台積電投入近30億美元的研發經費, 遠超過同業; 另一個是代工模式的優勢, 英特爾強項是電腦晶片, 三星擅長智能手機晶片, 台積電則是兩者通殺, 甚至吃下超夯的挖礦機晶片9成份額.
報導提到, 台積電有蘋果等大客戶加持, 貢獻穩定的營收, 並持續投入研發, 提升製程技術, 帶動營運成長的良性迴圈, 將競爭對手遠拋在後.
2.半導體景氣Q1落底 本季可望回溫;
隨著手機市場需求逐步複蘇, 半導體產業景氣可望於第1季落底, 第2季景氣將可逐步回溫. 消費IC廠因時序步入傳統旺季, 業績可望躍升, 將是成長幅度最大的族群.
第1季為半導體業傳統淡季, 今年第1季在手機市場需求疲軟影響, 包括晶圓代工廠台積電, 聯發科等半導體大廠第1季業績多面臨下滑壓力.
其中, 台積電第1季營收將約84億至85億美元, 將季減約8%; 聯發科第1季營收將約新台幣483億至532億元, 將季減12%至20%.
隨著小米與OPPO等中國大陸品牌手機廠紛紛推出新機, 業界看好, 手機市場需求將逐步複蘇, 聯發科曦力P60可望熱賣, 無線網路及電源管理晶片出貨也將同步成長, 將帶動第2季業績止跌回升 , 將季增15%水平.
除手機市場需求回溫, 比特大陸將推出以太幣挖礦特殊應用晶片(ASIC), 業界看好, 將可挹注台積電業績表現, 第2季營運可望同步回升.
消費IC市場淡旺季差異明顯, 第1季為傳統淡季, 通常為廠商一年營運的穀底, 第2季為傳統旺季, 廠商營運多呈跳躍式成長, 為年度業績高峰.
今年消費IC廠第2季營運仍將延續高成長的趨勢, 季營收可望季增2成以上水平, 部分廠商第2季業績不排除有機會季增5成, 將是半導體廠中第2季成長幅度最大的族群. 中央社
3.搶攻全球NAND Flash市場, 美光宣布在新加坡興建第3工廠;
在市場 NAND Flash 快快閃記憶體儲器供應仍有缺口, 導致價格已就維持高檔的情況下, 包括國際大廠三星, SK 海力士, 東芝, 以及中國廠商長江存儲存紛紛宣布擴產以增加產能之際, 7 日美商存儲器大廠美光 (Micron) 也宣布擴產, 以補足市場供不應求的缺口.
美光指出, 繼目前在新加坡擁有 Fab 10N, Fab 10X 兩座 NAND Flash 快快閃記憶體儲器工廠之後, 將在當地興建第 3 座 NAND Flash 快快閃記憶體儲器工廠. 新工廠的佔地面積約 16.5 萬平方米, 計劃 2019 年年中前後完工, 2019 年第 4 季開始投產.
不過, 美光沒有公布新工廠的具體投產 NAND Flash 快快閃記憶體儲器類型和產能. 但是, 根據外界的預估, 其投產的 NAND Flash 快快閃記憶體儲器產品類型, 應該是現有 64 層堆疊快快閃記憶體儲器的下一代產品.
另外, 美光除了宣布將在新加坡興建第 3 座 NAND Flash 快快閃記憶體儲器工廠之外, 美光還表示, 將在新加坡擴大當前的研發規模, 這將使得當地員工總數, 有望從目前的 7,500 人增加到 1 萬人以上.
除了美光在 NAND Flash 快快閃記憶體儲器的發展外, 在 DRAM 方面, 值得一提的是, 不久之前, 美光的台中工廠也因為供氮設備出現電路問題, 發生氮氣供應故障的情況, 影響到部分的產品. 對此, 美光CEO Sanjay Mehrotra 在之前的法說會也已經證實此事.
Sanjay Mehrotra 表示, 氮氣供應受阻事件恐將導致美光本季 DRAM 產出減少 2% 到 3%. 而美光已經將相關故障設備被送往美國進行維修, 並於日前重新回到工廠, 並且在 4 月份開始重新投入生產的工作. Technews
4.PS5 技術規格泄漏, 采 7 納米製程 Navi GPU;
據外媒消息指出, 由遊戲開發商的開發工具包透露出, PlayStation 5 遊戲機將採用 Zen 架構的 8 核 CPU, 以及尚未公布細節的 Navi 架構的 GPU.
據估計, 新的 Navi 架構 GPU 性能將會達到 50TFLOP 半精度及 30TFLOP 單精度, 支援 16 至 128 GB 的 Nexgen 存儲器. AMD 表示, 儘管主導顯示卡研發的重要工程師 Raja Koduri 離職, 但 Navi 架構產品仍順利進行, 預計在 2019 年就能發布實際產品應用, 將採用台積電 7 納米製程, 也會是 GCN 顯示的最後一代.
且 PS5 的八核 Zen CPU 時脈為 3.4~4.1GHz, 綜合性能遠超目前最強 6TFLOP 及 2.3 GHz 處理器的 Xbox One X. 而近期 SemiAccurate 媒體宣稱掌握內幕消息指出, PS5 將可能會提早在 2018 年底或 2019 年發布, 不過產業分析師 Michael Pacher 則認為不太可能, 今年發布機率幾乎為 0, 而 2019 年發布的機率也僅 25%, 2020 年才是合理的猜測.
Michael Pacher 指出, Sony 在 PS4 銷售熱潮放緩之前, 都不太可能發布 PS5, 甚至延後到 2021 年初也不意外. 不過未來, Sony 將會逐步淘汰掉其他的 PS4 型號, 僅餘 Pro, 且會延長 PS4 遊戲的壽命, 並再度降價. 他強調, Sony 認為消費者未必會為高性能買單, 規格更高的 Xbox one X 銷售表現並不算亮眼, 所以未來 PS5 的價格估計會低於 500 美元.
儘管 Michael Pacher 過去的預測也不完全正確, 但目前市場的確也認為 2018 年底就發布 PS5 為時尚早, 恐威脅到目前 PS4 的營收. 目前也有消息指出, PS5 將著重於優化 VR 體驗, 且雖然實際上市仍有一段時間, 但 Sony 的確有可能在今年完成 PS5 原型機並公布技術細節. Technews
5.專家分享: 3nm實現之路有哪些挑戰?
3nm測試晶片
2015年10月Cadence與imec聯合宣布全球首款5nm晶片成功流片, 今年二月底, Cadence與imec再次聯合宣布, 下一代3nm測試晶片成功流片. 該設計採納Cadence Genus™ 綜合解決方案和Innovus™ 設計實現系統, 測試晶片採用業界通用的64-bit CPU設計, 內置自定義3nm標準單元庫. 晶片的金屬繞線間距最小僅為21nm. 21nm 這一數字可能並不直觀, 如果對標單次曝光193nm光刻技術布線間距不得超過80nm這一要求的話, 該設計方案有多麼先進則可見一斑了. 與較早的5nm測試晶片類似, 3nm晶片在研究 PPA目標時採用了 EUV及193i 多重曝光雙假設的方案. 要實現元件互聯, 變數和電阻 (特別是觸點/通孔) 是最大的挑戰. 如需了解詳細內容, 請參閱我幾個月前發布的一篇題為IEDM短期課程: 5nm之後的博文. 測試晶片的目的之一是測量並改進變數. 用於3nm晶片的EUV 技術需要雙重曝光, 因為EUV '光' 的波長為13.5nm; EUV也可以用來測試新的通路, 以及鈷和釕等新材料.
設計技術的協同優化
過去幾十年裡, 製程工藝的擴展以及設計規則對內容庫的豐富是摩爾定律發展的推動因素; 但是現如今, 僅依靠工藝擴展已經遠遠不夠了. 標準單元庫的體積必須大幅縮小, 布線通道數量也必須減少. 為了實現這一目標, 我們需要增加額外的, 不需直接擴展的工藝特性, 比如有源柵極上接觸. 特別指出一點, 我們可以在 MEOL上增加超級通孔來實現優化. 超級通孔是指跨越超過一層的通孔, 佔用面積最小, 且無需在中間層布設金屬結構.
有源柵極上接觸 (COAG) 的最大優點是無需在柵極之外設置單獨的柵極觸點. 英特爾在12月召開的IEDM上宣布, 其10nm工藝 (等同於市面上晶圓廠聲稱的7nm工藝) 採用了有源柵極上接觸. 我預計, 5nm 和3nm工藝將全面採用有源柵極上接觸, 部分二代7nm工藝也可能採用這項技術.
工藝與單元設計的交互之外, 布局布線的方式也很重要. 比如說, 一定條件下, 儘管空閑的布線通道會讓單元面積變大, 但在單元間採用空閑布線通道卻可以減少布線面積, 而布線效率的提高完全可以抵消空閑布線通道帶來的單元面積增加. Cadence