不久前, 高通宣布未來整合5G基帶的驍龍晶片將基於三星的7nm製造, 具體來說是7nm LPP, 使用EUV (極紫外) 技術.
緊接著, 三星就在華誠破土動工了一座新的7nm EUV工藝製造工廠, 2020年之前要投產.
看似風風火火, 但其實7nm EUV依然面臨著不少技術難題.
據EETimes披露, 在最近的晶片製造商會議上, 有廠商就做了犀利地說明.
比如, GlobalFoundries研究副總裁George Gomba就表示, 唯一有能力做250瓦EUV光刻機的ASML (阿斯麥) 提供的現款產品NXE-3400仍不能滿足標準 , 他們建議供應商好好檢查EUV光罩系統, 以及改進光刻膠.
這裡對光刻做一下簡單科普.
光刻就是將構成晶片的圖案蝕刻到矽晶圓上過程 . 晶圓上塗有稱為光刻膠的光敏材料, 然後將該晶圓暴露在通過掩模照射的明亮光線下. 掩模掩蓋的區域將保留其光刻膠層, 而直接暴露於紫外線的那些會脫落.
接著使用電漿體或酸蝕刻晶片 (浸式) . 在蝕刻過程中, 被光刻膠中覆蓋的晶片部分得到保護, 可保留氧化矽; 其他被蝕刻掉.
顯然, 光線波長小的話可以創造更精細的細節 , 比如更窄的電路, 更小的晶體管. 不過在當下14nm的製造中並沒有使用, 而是藉助多重圖案曝光技術 (多個掩膜和曝光台) 實現.
可是步驟越多, 製造時間就會越長, 缺陷率也會隨之提高. 所以, 更短的紫外線光不得不被提升上技術日程.
晶片行業從20世紀90年代開始就考慮使用13.5nm的EUV光刻 (紫外線波長範圍是10~400nm) 用以取代現在的193nm . EUV本身也有局限, 比如容易被空氣和鏡片材料吸收, 生成高強度的EUV也很困難. 業內共識是, EUV商用的話光源功率至少250瓦, Intel還曾說, 他們需要的是至少1000瓦.
會上, 三星/台積電的研究人員透露, 在NXE-3400下光刻有兩個棘手問題, 或蝕刻掉的區域不足造成短路, 或時刻掉的區域過量, 導致撕裂.
當下, EUV光刻機對20nm以上尺寸級別的工藝來說缺陷率是可接受的, 往下的話還是難度重重.
