不久前, 高通宣布未来集成5G基带的骁龙芯片将基于三星的7nm制造, 具体来说是7nm LPP, 使用EUV (极紫外) 技术.
紧接着, 三星就在华诚破土动工了一座新的7nm EUV工艺制造工厂, 2020年之前要投产.
看似风风火火, 但其实7nm EUV依然面临着不少技术难题.
据EETimes披露, 在最近的芯片制造商会议上, 有厂商就做了犀利地说明.
比如, GlobalFoundries研究副总裁George Gomba就表示, 唯一有能力做250瓦EUV光刻机的ASML (阿斯麦) 提供的现款产品NXE-3400仍不能满足标准 , 他们建议供应商好好检查EUV光罩系统, 以及改进光刻胶.
这里对光刻做一下简单科普.
光刻就是将构成芯片的图案蚀刻到硅晶圆上过程 . 晶圆上涂有称为光刻胶的光敏材料, 然后将该晶圆暴露在通过掩模照射的明亮光线下. 掩模掩盖的区域将保留其光刻胶层, 而直接暴露于紫外线的那些会脱落.
接着使用等离子体或酸蚀刻晶片 (浸式) . 在蚀刻过程中, 被光刻胶中覆盖的晶片部分得到保护, 可保留氧化硅; 其他被蚀刻掉.
显然, 光线波长小的话可以创造更精细的细节 , 比如更窄的电路, 更小的晶体管. 不过在当下14nm的制造中并没有使用, 而是借助多重图案曝光技术 (多个掩膜和曝光台) 实现.
可是步骤越多, 制造时间就会越长, 缺陷率也会随之提高. 所以, 更短的紫外线光不得不被提升上技术日程.
芯片行业从20世纪90年代开始就考虑使用13.5nm的EUV光刻 (紫外线波长范围是10~400nm) 用以取代现在的193nm . EUV本身也有局限, 比如容易被空气和镜片材料吸收, 生成高强度的EUV也很困难. 业内共识是, EUV商用的话光源功率至少250瓦, Intel还曾说, 他们需要的是至少1000瓦.
会上, 三星/台积电的研究人员透露, 在NXE-3400下光刻有两个棘手问题, 或蚀刻掉的区域不足造成短路, 或时刻掉的区域过量, 导致撕裂.
当下, EUV光刻机对20nm以上尺寸级别的工艺来说缺陷率是可接受的, 往下的话还是难度重重.
