AI, 大數據, 雲端運算等應用興起, 促使近十年可說是「不動如山」的PCIe, 釋出全新規範; 不僅於2017年10月發布4.0版本, 目前5.0標準也已規畫到0.5版. PCIe終迎來新一波的升級浪潮, 以滿足市場需求.
自2010年發布3.0版之後, PCI-SIG終於在2017年推出PCI Express(PCIe)4.0版本, 而5.0標準更是預計2019發表. 一連串的標準更新舉措, 如同日本幕府末年, 或是晚清光緒期間, 所進行的「明治維新」及「戊戌變法」, 透過一系列的改革以因應西方的船堅炮利. 那麼, 究竟是遭遇何種產業變動, 才使得近十年可說是「不動如山」的PCIe, 掀起一波「維新變法」的浪潮?
AI興起/數據量遽增PCIe 3.0終難負荷
賽靈思(Xilinx)PCIe與儲存解決方案資深產品經理Rakesh Cheerla(圖1)表示, 的確, PCIe 3.0與4.0發表時間的間隔相較於先前幾代PCIe標準來得長. 隨著機器學習, 大數據, 以及雲端運算的興起, 過去幾年各界對PCIe頻寬與乙太網路頻寬的渴求也急速攀升. 在許多應用中, 伺服器的頻寬越來越受到PCIe介面頻寬所限制.
圖1 賽靈思PCIe與儲存解決方案資深產品經理Rakesh Cheerla認為, 雖然PCIe 3.0和4.0間隔時間長, 但由於產業對PCIe頻寬渴求急速攀升, 因此5.0標準會快速制訂出來.
帶動這波發展的關鍵來自於數據中心, 電信, 以及企業市場; 而PCIe互連則對許多廣泛應用的效能產生關鍵作用. 由於PCIe 4.0標準傳輸速度的改善, 進而強化市場中許多應用的效能.
PCIe 3.0於2010年推出, 傳輸速率為8GT/s, 而PCIe 4.0和PCIe 3.0一樣, 都是採用128B/130B編碼架構, 使數據傳輸頻寬損耗降低至1.6%以內; 不過4.0的傳輸速率高達16GT /s, 以滿足大量數據傳輸需求.
另外, PCIe 4.0其餘新功能還包括, 通道邊線微調(Margining), 縮短系統延遲, 新增通道及頻寬則具備擴展性(Scalability), 改善I/O虛擬化及平台整合, 以及為服務型設備擴增標籤(Tag)及信用(Credit)等. 至於PCIe 5.0, 目前與4.0略有不同的地方在於, 其規範數據速度高達32GT/s.
益華電腦資深應用工程經理李志勇(圖2)指出, 人工智慧(AI)的興起, 使高頻寬的PCIe需求日漸迫切, 特別是美國, 中國或歐洲等積極發展AI的國家, 更會出現PCIe 4.0的升級需求.
圖2 益華電腦資深應用工程經理李志勇指出, 中國與美國積極發展AI, 因為PCIe 4.0的升級需求會較為迫切.
李志勇進一步解釋, 自2010發布PCIe 3.0之後, 相隔快10年PCIe才發表新標準, 且4.0與5.0發表時間還如此接近, 自然是因為近來AI, 深度學習(如AlphaGo), 數據中心高速傳輸及雲端運算等應用日增, 使得頻寬需求量大增, 促使PCIe迎來新一波的升級浪潮.
李志勇透露, 特別是積極發展AI, 深度學習的國家, 如美國和中國, 升級PCIe 4.0的需求會相對較高. 因為AI對高頻寬需求是呈現爆炸性的成長; 在PCIe 5.0最終版本還未發布的情況下, 這些國家會先致力朝PCIe 4.0發展, 以求升級成最高的傳輸速率, 好發展AI相關應用.
綜上所述, AI, 大數據, 以及數據中心高速傳輸等需求, 成了推動PCIe「變法」的主要因素. 尤其是在數據中心部份, 隨著用戶使用習慣改變, 不再以追求高效能的「單機PC」為主要目標, 而是著重在雲端串流的應用, 像是看串流即時影音(Netfilx) , 社群網站, 購物平台等.
這些應用背後的重點, 在於數據中心及雲端對流量處理和支援能力, 能否滿足使用者需求. 因此, 上述平台業者對於數據中心整體吞吐量(Throughput)的提供, 以及流量峰值的支援能力十分看重.
為此, 現今數據中心內部的乙太網路頻寬持續往200G/400G邁進, 而面臨200G/400G的頻寬, 原有的PCIe 3.0已逐漸無法應付這麼快速, 大量的數據傳輸需求, 數據中心業者在網路介面卡(NIC)與主機板之間的介面, 往PCIe 4.0, 甚至5.0升級的需求相當迫切, 也推動PCIe 4.0, 5.0標準應運而生.
安立知業務暨技術支援部門專案副理王榆淙(圖3)解釋, 不論是PCIe 4.0或5.0, 其主要應用市場便是數據中心的伺服器, 還有交換器(Switch), 路由器(Router)高速背板; 在傳輸量大增的情況下, 不僅數據中心內部乙太網路的頻寬持續往200G/400G邁進, PCIe 4.0或5.0的升級需求也相當殷切.
圖3 安立知業務暨技術支援部門專案副理王榆淙表示, PCIe 4.0和5.0發表時程是對應數據中心乙太網200G/400G發展, 以滿足高速傳輸需求.
具高速/相容優勢CCIX或成PCIe「變法」因素之一
凡是一項產品, 皆有競爭對手. 因此, 除了AI, 數據中心等因素外, CCIX(Cache Coherent Interconnect for Accelerators)這項傳輸新標準的崛起, 或許也是驅使PCIe加速發布新規格的原因之一.
如上所述, 數據中心各種加速應用的需求持續攀升, 像是大數據分析, 搜尋, 機器學習, 無線4G/5G網路連線, 全程在記憶體內運行的資料庫處理, 影像分析, 以及網路處理等.
而CCIX這項新興的傳輸標準, 可充分運用既有的伺服器互連基礎設施, 還提供更高的頻寬, 更低的延遲, 以及共用快取記憶體的數據同步性.
此標準不僅大幅提升加速器的實用性和數據中心平台整體效能與效率, 亦能降低切入現有伺服器系統的門檻, 以及改善加速系統的總體擁有成本(TCO). 換言之, 無論數據存放在哪裡, CCIX都能在各元件端順利存取與處理數據, 不受數據存放位置的限制, 亦不需要複雜的程式開發環境.
同時, CCIX規範的最大優勢之一是它建立在PCIe規範的基礎之上, CCIX的一致性協議只需很少修改或者毋須修改就可以通過PCIe鏈路傳遞. 此外, 除了與PCIe高度相容外, 實際上, CCIX的快取一致性協議, 可以透過運行8GT/s或更快速度的任何PCIe鏈路來傳遞.
PCIe 4.0規定的最高數據速率為16GT/s, 這在一條16通道鏈路上可以達到總雙向頻寬約64GB/s; 而根據新思科技(Synopsys)公布的技術報告指出, 有些CCIX聯盟的成員需要更大的頻寬, 因此認為透過將傳輸速率提高到25GT/s, 一條CCIX鏈路可以在相同的條件下達到100GB/s, 這導致出現了一項稱為「擴展速度模式」(ESM)的CCIX特性.
此外, CCIX還具備一個特殊機制, 可使具有ESM功能的元件能與PCIe元件之間實現相容性. 希望彼此進行通訊的兩個CCIX元件可以通過正常的PCIe鏈路初始化過程進行處理, 以達到最高相互支援的PCIe速度. 總結來說, CCIX不僅具有快取, 互連一致性, 傳輸速度還高達25GT/s.
CCIX聯盟成員正積極推動此項標準普及化. 賽靈思, 安謀國際(ARM), 益華電腦與台積電便共同宣布, 聯手打造全球首款CCIX測試晶片, 測試晶片預計於2018年第1季初投片, 量產晶片預訂於2018下半年開始出貨. 該晶片使用台積電的7奈米FinFET製程技術, 並以ARM旗下DynamIQ CPUs為基礎, 且採用CMN-600互連晶片內部匯流排及實體物理IP.
為驗證完整子系統, 益華還提供關鍵輸出入埠(I/O)和記憶體子系統, 其中包括CCIX IP解決方案(控制器與實體層), PCIe 4.0/3.0矽智財(IP)解決方案(控制器與實體層), DDR4實體層, 包括I2C, SPI, QSPI在內的周邊IP與相關IP驅動器. 測試晶片透過CCIX晶片對晶片互連一致協定, 可連線到賽靈思的16奈米Virtex UltraScale+ FPGA.
賽靈思架構副總裁Gaurav Singh表示, CCIX將運用現有的伺服器互聯基礎架構, 提供更高頻寬, 更低延遲率及快取同調存取分享記憶體, 提升加速器的實用性與整體效能, 使數據中心平台擁有更優異的效率.
因應龐大數據量, 數據中心升級需求十分迫切, 新的傳輸標準也會趁勢而起; 而CCIX不僅可相容PCIe, 其25GT/s的傳輸速度也高於PCIe 4.0的16GT/s, 難免會對PCIe有所威脅. 因此, 是德科技應用工程部資深專案經理劉宗琪推測, CCIX興起, 或許也是PCIe加快更新標準的因素之一.
太克科技技術經理黃芳川(圖4)也指出, 大數據的興起, 使得數據中心對速率的要求越來越高; 而相較於舊的技術標準, 新的規範彈性總是比較大. CCIX傳輸速率高, 又可相容PCIe, 確實在市場上具備相當的優勢. 不過, 也不能因而論斷CCIX未來將會取代PCIe, 只能說CCIX的崛起, 為傳輸介面提供了一個新的選擇.
圖4 太克科技技術經理黃芳川透露, CCIX仍在推廣階段, 其相容性高及高速傳輸特性, 為傳輸介面帶來新的選擇.
如同本節首段提到, 不論何種產品, 都有其競爭對手. CCIX目前尚未成熟, 仍在推廣階段, 相關產品也還在研發中; 但其相容性高及高速傳輸特性, 為傳輸介面市場注入一股新活水, 為伺服器中心, 超級運算電腦等系統單晶片(SoC)業者帶來新的選擇, 或許正因如此, PCIe標準制定的腳步因而加快了許多.
終端應用扮關鍵推手PCIe 5.0可望2019如期發布
上述提到, AI, 大數據等應用興起, 數據中心升級需求急切, 驅動PCIe迎來近十年的升級浪潮. 然而, PIC-SIG於2017年10月發布PCIe 4.0後, 又規畫於2019年推出5.0版本, 中間不過相隔一年多的時間, 而一個標準規範的制訂, 過程可說十分複雜, PCIe 5.0是否真能如期推出, 難免令人抱持些許疑慮.
對此, Rakesh Cheerla認為, PCIe 3.0和4.0兩個標準, 確實隔了相當長的時間. 不過, 現在產業採納新世代技術的腳步越來越快, 產品周期也越來越短, 不僅僅是業者, 消費者對於產品應用效能的渴求也快速攀升; 而更快的PCIe介面, 將是推升應用效能的關鍵. 因此, 相較於PCIe 4.0的推出時程, 下一代PCIe 5.0的標準勢必會更快推出.
安立知業務暨技術支援部經理杜建一也抱持同樣看法, 表示現今標準更新原因和過往大不相同的地方在於, 是「應用」推動標準「更新」, 而非「標準更新」再帶動應用發展. PCIe 4.0, 5.0的市場需求竄升十分快速, 未來產品普及的速度也不會像PCIe 3.0, 剛推出時還沒有立即的應用需求, 因而隔了4, 5年才逐漸普及.
Rakesh Cheerla說明, 5.0標準的關鍵升級, 就是鏈路傳輸率從16GT/s倍增到32GT/s. 由於4.0到5.0的間隔時間縮短, 預料PCIe 5.0第一版的1.0規格並不會出現太多新功能; 也正因為4.0到5.0的變動幅度不大, 意謂著5.0的規格將會很迅速地制定完成.
Rakesh Cheerla推測, PCIe 5.0初期的採用, 會隨著伺服器處理器插槽的推出而開始普及. 此外, 5.0採納的實際時間端視幾項因素而定, 包含PCIe 5.0的1.0版規格釋出, 伺服器晶片投片, 以及完成產業相容測試等; 業界正努力加快這項新技術問市的時程, 以滿足顧客對於最高效能的需求.
總而言之, 在數據中心高速網路, AI應用需求大增的情況下, PCIe 5.0的規範制訂正如火如荼的進行中, 目前已進行到0.5版, 距離最終的1.0版本, 可說不算遙遠, 有望如PCI-SIG原先所規畫的時程, 於2019發布正式版本, 瞄準更多高效能應用新領域; 而PCI-SIG主席兼總裁Al Yanes也期盼PCIe 5.0的32GT/s頻寬將會在產業樹立全新的速度標準.