AI, 大数据, 云端运算等应用兴起, 促使近十年可说是「不动如山」的PCIe, 释出全新规范; 不仅于2017年10月发布4.0版本, 目前5.0标准也已规画到0.5版. PCIe终迎来新一波的升级浪潮, 以满足市场需求.
自2010年发布3.0版之后, PCI-SIG终于在2017年推出PCI Express(PCIe)4.0版本, 而5.0标准更是预计2019发表. 一连串的标准更新举措, 如同日本幕府末年, 或是晚清光绪期间, 所进行的「明治维新」及「戊戌变法」, 透过一系列的改革以因应西方的船坚炮利. 那么, 究竟是遭遇何种产业变动, 才使得近十年可说是「不动如山」的PCIe, 掀起一波「维新变法」的浪潮?
AI兴起/数据量遽增PCIe 3.0终难负荷
赛灵思(Xilinx)PCIe与储存解决方案资深产品经理Rakesh Cheerla(图1)表示, 的确, PCIe 3.0与4.0发表时间的间隔相较于先前几代PCIe标准来得长. 随着机器学习, 大数据, 以及云端运算的兴起, 过去几年各界对PCIe频宽与乙太网路频宽的渴求也急速攀升. 在许多应用中, 伺服器的频宽越来越受到PCIe介面频宽所限制.
图1 赛灵思PCIe与储存解决方案资深产品经理Rakesh Cheerla认为, 虽然PCIe 3.0和4.0间隔时间长, 但由于产业对PCIe频宽渴求急速攀升, 因此5.0标准会快速制订出来.
带动这波发展的关键来自于数据中心, 电信, 以及企业市场; 而PCIe互连则对许多广泛应用的效能产生关键作用. 由于PCIe 4.0标准传输速度的改善, 进而强化市场中许多应用的效能.
PCIe 3.0于2010年推出, 传输速率为8GT/s, 而PCIe 4.0和PCIe 3.0一样, 都是采用128B/130B编码架构, 使数据传输频宽损耗降低至1.6%以内; 不过4.0的传输速率高达16GT /s, 以满足大量数据传输需求.
另外, PCIe 4.0其余新功能还包括, 通道边线微调(Margining), 缩短系统延迟, 新增通道及频宽则具备扩展性(Scalability), 改善I/O虚拟化及平台整合, 以及为服务型设备扩增标签(Tag)及信用(Credit)等. 至于PCIe 5.0, 目前与4.0略有不同的地方在于, 其规范数据速度高达32GT/s.
益华电脑资深应用工程经理李志勇(图2)指出, 人工智慧(AI)的兴起, 使高频宽的PCIe需求日渐迫切, 特别是美国, 中国或欧洲等积极发展AI的国家, 更会出现PCIe 4.0的升级需求.
图2 益华电脑资深应用工程经理李志勇指出, 中国与美国积极发展AI, 因为PCIe 4.0的升级需求会较为迫切.
李志勇进一步解释, 自2010发布PCIe 3.0之后, 相隔快10年PCIe才发表新标准, 且4.0与5.0发表时间还如此接近, 自然是因为近来AI, 深度学习(如AlphaGo), 数据中心高速传输及云端运算等应用日增, 使得频宽需求量大增, 促使PCIe迎来新一波的升级浪潮.
李志勇透露, 特别是积极发展AI, 深度学习的国家, 如美国和中国, 升级PCIe 4.0的需求会相对较高. 因为AI对高频宽需求是呈现爆炸性的成长; 在PCIe 5.0最终版本还未发布的情况下, 这些国家会先致力朝PCIe 4.0发展, 以求升级成最高的传输速率, 好发展AI相关应用.
综上所述, AI, 大数据, 以及数据中心高速传输等需求, 成了推动PCIe「变法」的主要因素. 尤其是在数据中心部份, 随着用户使用习惯改变, 不再以追求高效能的「单机PC」为主要目标, 而是著重在云端串流的应用, 像是看串流即时影音(Netfilx) , 社群网站, 购物平台等.
这些应用背后的重点, 在于数据中心及云端对流量处理和支援能力, 能否满足使用者需求. 因此, 上述平台业者对于数据中心整体吞吐量(Throughput)的提供, 以及流量峰值的支援能力十分看重.
为此, 现今数据中心内部的乙太网路频宽持续往200G/400G迈进, 而面临200G/400G的频宽, 原有的PCIe 3.0已逐渐无法应付这么快速, 大量的数据传输需求, 数据中心业者在网路介面卡(NIC)与主机板之间的介面, 往PCIe 4.0, 甚至5.0升级的需求相当迫切, 也推动PCIe 4.0, 5.0标准应运而生.
安立知业务暨技术支援部门专案副理王榆淙(图3)解释, 不论是PCIe 4.0或5.0, 其主要应用市场便是数据中心的伺服器, 还有交换器(Switch), 路由器(Router)高速背板; 在传输量大增的情况下, 不仅数据中心内部乙太网路的频宽持续往200G/400G迈进, PCIe 4.0或5.0的升级需求也相当殷切.
图3 安立知业务暨技术支援部门专案副理王榆淙表示, PCIe 4.0和5.0发表时程是对应数据中心乙太网200G/400G发展, 以满足高速传输需求.
具高速/兼容优势CCIX或成PCIe「变法」因素之一
凡是一项产品, 皆有竞争对手. 因此, 除了AI, 数据中心等因素外, CCIX(Cache Coherent Interconnect for Accelerators)这项传输新标准的崛起, 或许也是驱使PCIe加速发布新规格的原因之一.
如上所述, 数据中心各种加速应用的需求持续攀升, 像是大数据分析, 搜寻, 机器学习, 无线4G/5G网路连线, 全程在记忆体内运行的数据库处理, 影像分析, 以及网路处理等.
而CCIX这项新兴的传输标准, 可充分运用既有的伺服器互连基础设施, 还提供更高的频宽, 更低的延迟, 以及共用快取记忆体的数据同步性.
此标准不仅大幅提升加速器的实用性和数据中心平台整体效能与效率, 亦能降低切入现有伺服器系统的门槛, 以及改善加速系统的总体拥有成本(TCO). 换言之, 无论数据存放在哪里, CCIX都能在各元件端顺利存取与处理数据, 不受数据存放位置的限制, 亦不需要复杂的程式开发环境.
同时, CCIX规范的最大优势之一是它建立在PCIe规范的基础之上, CCIX的一致性协议只需很少修改或者毋须修改就可以通过PCIe链路传递. 此外, 除了与PCIe高度相容外, 实际上, CCIX的快取一致性协议, 可以透过运行8GT/s或更快速度的任何PCIe链路来传递.
PCIe 4.0规定的最高数据速率为16GT/s, 这在一条16通道链路上可以达到总双向频宽约64GB/s; 而根据新思科技(Synopsys)公布的技术报告指出, 有些CCIX联盟的成员需要更大的频宽, 因此认为透过将传输速率提高到25GT/s, 一条CCIX链路可以在相同的条件下达到100GB/s, 这导致出现了一项称为「扩展速度模式」(ESM)的CCIX特性.
此外, CCIX还具备一个特殊机制, 可使具有ESM功能的元件能与PCIe元件之间实现相容性. 希望彼此进行通讯的两个CCIX元件可以通过正常的PCIe链路初始化过程进行处理, 以达到最高相互支援的PCIe速度. 总结来说, CCIX不仅具有快取, 互连一致性, 传输速度还高达25GT/s.
CCIX联盟成员正积极推动此项标准普及化. 赛灵思, 安谋国际(ARM), 益华电脑与台积电便共同宣布, 联手打造全球首款CCIX测试晶片, 测试晶片预计于2018年第1季初投片, 量产晶片预订于2018下半年开始出货. 该晶片使用台积电的7奈米FinFET制程技术, 并以ARM旗下DynamIQ CPUs为基础, 且采用CMN-600互连晶片内部汇流排及实体物理IP.
为验证完整子系统, 益华还提供关键输出入埠(I/O)和记忆体子系统, 其中包括CCIX IP解决方案(控制器与实体层), PCIe 4.0/3.0硅智财(IP)解决方案(控制器与实体层), DDR4实体层, 包括I2C, SPI, QSPI在内的周边IP与相关IP驱动器. 测试晶片透过CCIX晶片对晶片互连一致协定, 可连线到赛灵思的16奈米Virtex UltraScale+ FPGA.
赛灵思架构副总裁Gaurav Singh表示, CCIX将运用现有的伺服器互联基础架构, 提供更高频宽, 更低延迟率及快取同调存取分享记忆体, 提升加速器的实用性与整体效能, 使数据中心平台拥有更优异的效率.
因应庞大数据量, 数据中心升级需求十分迫切, 新的传输标准也会趁势而起; 而CCIX不仅可相容PCIe, 其25GT/s的传输速度也高于PCIe 4.0的16GT/s, 难免会对PCIe有所威胁. 因此, 是德科技应用工程部资深专案经理刘宗琪推测, CCIX兴起, 或许也是PCIe加快更新标准的因素之一.
太克科技技术经理黄芳川(图4)也指出, 大数据的兴起, 使得数据中心对速率的要求越来越高; 而相较于旧的技术标准, 新的规范弹性总是比较大. CCIX传输速率高, 又可兼容PCIe, 确实在市场上具备相当的优势. 不过, 也不能因而论断CCIX未来将会取代PCIe, 只能说CCIX的崛起, 为传输介面提供了一个新的选择.
图4 太克科技技术经理黄芳川透露, CCIX仍在推广阶段, 其相容性高及高速传输特性, 为传输介面带来新的选择.
如同本节首段提到, 不论何种产品, 都有其竞争对手. CCIX目前尚未成熟, 仍在推广阶段, 相关产品也还在研发中; 但其相容性高及高速传输特性, 为传输介面市场注入一股新活水, 为伺服器中心, 超级运算电脑等系统单晶片(SoC)业者带来新的选择, 或许正因如此, PCIe标准制定的脚步因而加快了许多.
终端应用扮关键推手PCIe 5.0可望2019如期发布
上述提到, AI, 大数据等应用兴起, 数据中心升级需求急切, 驱动PCIe迎来近十年的升级浪潮. 然而, PIC-SIG于2017年10月发布PCIe 4.0后, 又规画于2019年推出5.0版本, 中间不过相隔一年多的时间, 而一个标准规范的制订, 过程可说十分复杂, PCIe 5.0是否真能如期推出, 难免令人抱持些许疑虑.
对此, Rakesh Cheerla认为, PCIe 3.0和4.0两个标准, 确实隔了相当长的时间. 不过, 现在产业采纳新世代技术的脚步越来越快, 产品周期也越来越短, 不仅仅是业者, 消费者对于产品应用效能的渴求也快速攀升; 而更快的PCIe介面, 将是推升应用效能的关键. 因此, 相较于PCIe 4.0的推出时程, 下一代PCIe 5.0的标准势必会更快推出.
安立知业务暨技术支援部经理杜建一也抱持同样看法, 表示现今标准更新原因和过往大不相同的地方在于, 是「应用」推动标准「更新」, 而非「标准更新」再带动应用发展. PCIe 4.0, 5.0的市场需求窜升十分快速, 未来产品普及的速度也不会像PCIe 3.0, 刚推出时还没有立即的应用需求, 因而隔了4, 5年才逐渐普及.
Rakesh Cheerla说明, 5.0标准的关键升级, 就是链路传输率从16GT/s倍增到32GT/s. 由于4.0到5.0的间隔时间缩短, 预料PCIe 5.0第一版的1.0规格并不会出现太多新功能; 也正因为4.0到5.0的变动幅度不大, 意谓着5.0的规格将会很迅速地制定完成.
Rakesh Cheerla推测, PCIe 5.0初期的采用, 会随着伺服器处理器插槽的推出而开始普及. 此外, 5.0采纳的实际时间端视几项因素而定, 包含PCIe 5.0的1.0版规格释出, 伺服器晶片投片, 以及完成产业相容测试等; 业界正努力加快这项新技术问市的时程, 以满足顾客对于最高效能的需求.
总而言之, 在数据中心高速网路, AI应用需求大增的情况下, PCIe 5.0的规范制订正如火如荼的进行中, 目前已进行到0.5版, 距离最终的1.0版本, 可说不算遥远, 有望如PCI-SIG原先所规画的时程, 于2019发布正式版本, 瞄准更多高效能应用新领域; 而PCI-SIG主席兼总裁Al Yanes也期盼PCIe 5.0的32GT/s频宽将会在产业树立全新的速度标准.