在近日於美國舊金山舉行的2017年度IEEE國際電子組件會議(International Electron Device Meeting, IEDM)上, 英特爾(Intel)透露了將在10納米製程節點的部分互連層採用鈷(cobalt)材料之計劃細節, GlobalFoundries則是介紹該公司將如何首度利用極紫外光(EUV)微影技術決戰7納米製程節點.
Intel表示將在10納米節點互連的最底部兩個層採用鈷, 以達到5至10倍的電子遷移率改善, 以及降低兩倍的通路電阻(via resistance). 市場研究機構VLSI Research董事長暨執行長G. Dan Hutcheson表示, 這是第一次有晶片製造商分享將鈷材料應用於製程技術的計劃細節, 這種易碎金屬一直被視為具潛力的介電質候選材料.
Globalfoundries先前就表示將在7納米節點採用EUV, 該公司介紹了一個完全以浸潤式光學微影為基礎的平台, 但被設計成能在特定層級導入EUV, 以改善周期時間與製造效率; 該公司技術長暨全球研發副總裁Gary Patton在接受EE Times採訪時表示, EUV仍有一些問題需要解決, 包括光罩護膜(pellicle)以及檢測技術. Globalfoundries目前在紐約州北部的Fab 8晶圓廠安裝了第一套EUV量產工具.
Hutcheson接受EE Times訪問時表示, 他對於Intel與Globalfoundries 在IEDM上的技術簡報印象深刻, 不過也補充指出, 對硬底子技術專業人士來說, 技術細節的缺乏還是令人失望, 但晶片業者通常會希望保留專有技術資訊: 「這些人不會願意放棄任何東西; 」他還表示, 兩家公司都展示了新技術在邏輯晶體管密度方面的提升, 與前一代技術相較可達到兩倍以上, 這意味著產業界仍然跟隨著摩爾定律(Moore' s Law)腳步.
Intel與Globalfoundries先前都曾發表最新製程技術; Intel的10納米節點是在3月首度亮相, 採用自我校準四重圖形(self-aligned quadruple patterning, SAQP)技術, 為鰭片寬度7納米, 高度46納米, 間距34納米的FinFET結構.
Globalfoundries則是在9月首度發表7納米製程, 採用SAQP製作鰭片, 並以雙重圖形進行金屬化, 號稱與該公司授權自三星(Samsung)的14納米製程相較, 其邏輯密度提升了2.8倍, 性能提高40%, 功耗降低55%. Intel與Globalfoundries的製程都支援多電壓臨界值(multiple voltage thresholds).
介電質材料點燃新戰火
Intel將在10納米節點以鈷進行觸點金屬化(contact metallization), 可能會成為先進半導體製程戰場上的差異化特點; Globalfoundries則將在7納米節點繼續採用半導體產業在過去幾個節點使用的銅/低介電材料(low-k dielectrics).
Globalfoundries的Patton與負責介紹7納米技術的技術團隊傑出成員Basanth Jagannathan在IEDM簡報後接受EE Times採訪時表示, 繼續採用銅/低介電材料是因為其具備可靠度優勢, 能降低技術複雜度與良率風險: 「銅材料仍有很大的利用空間. 」
另一個Globalfoundries製程技術的顯著差異特性, 是在後段金屬化採用雙重圖形; 對此Jagannathan在簡報中說明, 利用SAQP可能供密度優勢, 但會對客戶仰賴的靈活性有嚴重妨礙. 「我們提供的是晶圓代工技術, 」他指出: 「需要迎合各種不同的設計. 」Pattom則對EE Times表示, 在後段製程繼續採用雙重圖形, 「不代表我們密度不夠, 並不是一切都與間距有關; 我們是以另一種有點不同的方法達成密度目標. 」
在IEDM上, Intel除了透露10納米製程細節, 還提供了另外一篇論文介紹22納米FinFET低功號製程技術, 也讓VLSI Research的Hutcheson印象深刻; 他表示, 這種製程──被視為手機與RF應用之理想選擇──說明了一種新趨勢, 就是晶圓代工業者正紛紛「走回頭路」, 優化較舊製程節點.
Globalfoundries的Patton在今年的IEDM還獲頒IEEE Frederik Philips獎項, 表彰他對產業界的影響力以及領導開發先進微電子技術, 推動合作研發計劃的成就; 他表示他第一次參加IEDM的時候還是學生, 而且已經是35年前的事了.
Globalfoundries技術長Gary Patton