消費者對於產品的要求已經不滿足於現狀, 在行動運算裝置上, 不斷追求功能更多且更輕薄的產品. 從前需要在筆電上作業的工作, 現在早已經可以在智能手機上完成. 更不用說現在的智能手錶還能透過跟智能手機連結而做到以前想像不到的事情.
在許多非常在意微小化電路空間的設計中, 隨著數據量的增加, 存儲器佔用的空間對於微型化設計來說非常關鍵. 快快閃記憶體儲器的NOR通常用來儲存開機程序, 而NAND通常用來儲存大量數據. 在電路板設計時, 都必須為這些快快閃記憶體儲器IC預留焊接空間.
串列式NOR和NAND快快閃記憶體儲器因為腳位少, 更有利於微小型系統的設計. 而華邦電子所生產的串列式NOR和NAND快快閃記憶體儲器約佔全世界出貨量的30%, 在串列式快快閃記憶體儲器的出貨量更是世界第一. 華邦電所發明的 Quad Serial Peripheral Interface (QSPI)是頻寬更高, 更高速的傳輸介面, 可用來取代傳統多腳位並列式快快閃記憶體儲器的應用, 譬如, 用於微控制器和主晶片之間的連接.
為了符合微型化趨勢的設計理念, 華邦電子提出了創新的應用方法, 把串列式快快閃記憶體儲器NOR和NAND晶片堆疊在同一個晶片封裝中. 這個方法取代了在電路設計中, 必須要使用兩個單獨晶片, 進而能節省電路設計的空間.
在這篇文章當中, 主要說明了在傳統上使用上, 兩個或多個堆疊晶片的應用情境中所會遭遇到的瓶頸與難題, 並說明如何藉由華邦電所提出的堆疊晶片解決方案來解決這些問題, 來進一步提高產品的效能!
使用堆疊存儲器晶片的好處
通常在一個小型的裝置會使用一個16Mbit的NOR快快閃記憶體儲器來儲存開機程序,, 另外會用一個1Gbit的NAND快快閃記憶體儲器來儲存數據或作業系統. NOR快快閃記憶體儲器具有快速讀取的優勢, 可讓系統進行隨機存取, 適用於需要經常快速讀取數據的應用. 而NAND快快閃記憶體儲器具有較快的寫入速度, 價格上也較512Mbit以上的NOR快快閃記憶體儲器來的便宜.
現行一般的設計大都是使用個別的NOR和NAND快快閃記憶體儲器來和主晶片連接.
然而現行分別使用兩個存儲器的設計能透過華邦提供的SpiStackTM系列堆疊產品(如下圖1)來達成相同的設計結果. 好處是能使電路板設計上減少一個存儲器元件, 讓電路設計更有彈性進而減少電路板的大小.
應用上除了NOR加上NAND的堆疊, 還可以是NOR加NOR或是NAND加NAND的堆疊組合. 例如原來設計是用512Mbit的NAND需要擴增到1Gbit, 但有可能1Gbit NAND的封裝尺寸可能與原先使用的512Mbit不一樣, 導致需要更改電路板設計. 而使用華邦這樣有彈性的堆疊晶片集合, 用兩個512Mbit NAND加NAND的晶片堆疊在原來的封裝中, 不但可以讓存儲器容量增大為兩倍, 還省去重新設計板子的問題.
堆疊晶片的主要概念是要減少晶片腳位, 讓電路設計簡化和減少重新設計所需的工作. 不過華邦推出的堆疊晶片方案不但能夠完全不增加晶片腳位來維持電路設計的彈性, 還能進一步改善讀寫效能.
低腳位數的堆疊晶片方案
堆疊晶片一個主要的挑戰在於: 如何讓主晶片或微控制器跟堆疊在同一個封裝裡面的快快閃記憶體儲器作溝通. 為了避免在SPI通訊介面上的衝突, 主晶片會透過晶片選擇(CS)的硬體訊號來選擇要存取的SPI介面快快閃記憶體儲器.
在其它廠家的堆疊晶片作法, 晶片選擇(CS)是透過硬體訊號來實現, 所以若是兩個晶片的堆疊就需要兩個晶片選擇(CS)的腳位, 若是三個晶片的堆疊就需要三個晶片選擇(CS)的腳位, 依此類推.
顯然地這樣的堆疊晶片作法, 增加了很多晶片選擇(CS)的腳位, 當然在電路板上也需要較多的空間給這些訊號線.
然而透過華邦最新推出的W25M SpiStackTM系列快快閃記憶體儲器, 可以解決這個問題, 主晶片藉由使用軟體的方式透過一個晶片選擇(CS)的指令來選擇要存取的快快閃記憶體儲器晶片(如圖2). 在堆疊晶片裡的每一個晶片都有獨立不衝突的識別碼(ID), 透過識別碼(ID)可讓軟體執行晶片選擇(CS)並知道現在正在存取的晶片是哪一個.
因為是透過軟體的方式由一個晶片選擇(CS)的指令來選擇要存取的快快閃記憶體儲器晶片, 可讓2~4個晶片封裝在標準的8-pin SOP或8-pad SON封裝中(如圖3). 然而其他廠商堆疊晶片的作法必須多出相對應的晶片選擇腳位(CS), 因而通常需要使用16-pin SOP或24-ball BGA相對尺寸較大的封裝而增加電路設計的複雜度.
對於開發者而言, 要實現華邦SpiStackTM的多晶片選擇(CS)指令相當容易. 'C2h' 指令可用於選擇任一堆疊晶片來存取(如圖4), 不管現在晶片狀態為何, 都可在任一時間作切換去選擇晶片.
如何達到較快速的讀取和寫入操作效能
相較於SRAM和DRAM而言, 寫入速度慢是快快閃記憶體儲器本質的特性. 系統常遇到的一個情況是當要讀取快快閃記憶體儲器時, 若剛好先前有執行過寫入的指令, 這時若要讀取快快閃記憶體儲器則需要等待寫入程序的完成, 如此一來就浪費系統在等待的時間. 另一個作法是執行指令讓寫入程序先暫停, 等待讀取完所需的數據後, 再執行回覆寫入指令讓先前未完成的寫入程序繼續執行, 但這樣的作法不但讓執行上變的複雜, 也拖慢真正要讀取與寫入的時間.
華邦推出的堆疊晶片可以透過同時操作避免掉前述的問題. 也就是當一個晶片正在進行寫入或擦除的程序時, 可以同時間地讀取另外一個晶片(如圖5).
圖5: 在華邦快快閃記憶體儲器的兩個堆疊晶片中, 當一個晶片在執行寫入或抹除時, 主晶片可以對另外一個晶片同時進行讀取, 寫入或抹除的程序.
如同先前的敘述, 在SPI介面上同一時間一次只能選取到一個晶片, 但是華邦SpiStackTM技術是可以讓兩個晶片同時進行操作. 例如, 當一個晶片在進行寫入或抹除程序時可同時對另一個晶片作讀取, 或是當一個晶片在進行寫入或抹除程序時也可對另一個晶片同時下達寫入或抹除的指令.
在很多的應用中, 若能夠使用同時操作的程序就能夠大幅提升存儲器操作的效能. 這代表華邦SpiStackTM在操作上能夠比其他只能單一執行一個程序的操作方式更快更有效率.
提供同質與異質的快快閃記憶體儲器堆疊搭配組合
華邦的SpiStackTM堆疊晶片解決方案提供客戶多種的快快閃記憶體儲器容量與封裝組合, 包含同質性的存儲器堆疊(例如NOR+NOR或NAND+NAND)或是異質性的存儲器堆疊(例如 NOR+NAND)等組合. 華邦作為世界級的存儲器設計和製造商, 能夠提供最多樣化的產品組合來滿足客戶對存儲器容量和封裝的需求.
有彈性的設計和使用普遍的封裝是開發設計者對於選用存儲器的重要考量, 這樣目的是可以讓之後的設計可以直接更換不同容量的存儲器而不需要作電路的變更.
目前已經可以供貨的SpiStackTM堆疊晶片產品包含:
a 16Mbit NOR + 1Gbit NANDa 32Mbit NOR + 1Gbit NANDa 64Mbit NOR + 1Gbit NANDa 128Mbit NOR + 1Gbit NANDa 512Mbit NOR consisting of two 256Mbit NOR diesa 2Gbit NAND consisting of two 1Gbit NAND dies更多在2018年即將供貨的產品組合在華邦電子的SpiStackTM產品型錄當中, 其中也可透過客戶提出的需求來計劃供貨.