集微網推出整合電路微信公共號: '天天IC' , 重大新聞即時發布, 天天IC, 天天集微網, 積微成著! 長按 laoyaoic 複製微信公共號搜索添加關注.
1.中國銀監會排查,台灣慧榮否認晶片開後門;
集微網消息, 為防範可能發生的風險, 中國金融監管機構近期開始排查多種型號晶片, 其中重點提及來自台灣企業生產的晶片.
綜合媒體10月3日報道, 中國銀行業監督管理委員 (中國銀監會) 會近期在內部核實在生產, 開發, 測試等環境中, 是否使用SSD固態硬碟.
其中還特意指出台灣主控晶片供貨商SMI慧榮科技的SM2246EN, SM2256, SM2258三種型號產品.
慧榮科技昨天發布聲明, 澄清近日大陸媒體所傳的『中國金融監管機構排查台灣慧榮固態硬碟主控晶片』及『固態硬碟後門漏洞風險』, 皆為不實消息, 並保證其產品絕無「被開後門」的風險.
慧榮科技表示, 本公司所設計製造的SSD控制晶片(主控晶片), 是為消費型與工業用途的固態硬碟產品所設計, 功能均為接收主機(Host)讀寫指令, 對快閃記憶體執行數據的存儲與讀出, 並無自主對外聯繫的功能, 其功能與傳統硬碟無異, 絕無「流言消息」所提及之風險.
慧榮也重申, 該公司產品設計與相關質量管控皆符合大陸在內各相關銷售市場的要求, 以及國際間的標準規範.
2.今年X86架構CPU占伺服器份額高達96%;
集微網消息, 根據集邦諮詢半導體研究中心(DRAMeXchange)調查顯示, 伺服器用處理器中, X86架構處理器佔整體伺服器市場約96%, 其中Intel出貨量佔99%, AMD僅有約1%的市佔率; 反觀ARMv8架構的伺服器解決方案, 其架構在受限於產品型態與多數產品需要客制化的情況下, 2017年在伺服器處理器出貨預估僅占約1%的比重.
DRAMeXchange分析師劉家豪指出, 從伺服器架構面來分析, X86架構的標準化徹底改善伺服器製造上的成本, 然而, X86的CPU核心的有效利用率僅能維持約一半水位, 無法完全有效地利用, 雖然透過伺服器相關軟體調教, 有效利用率可以提升至約七成至八成, 但對高度運算的數據中心仍然偏低. 為滿足運算單元的利用率, 各大伺服器製造商與CPU供貨商皆會透過產品設計來彌補微小的差異, 尤其在硬體設計上更需要密切配合, 其中包含FPGA的嵌入式應用以及透過GPU加速單元的串流與伺服器的整合.
針對主流伺服器應用, X86陣營有著較完善產品規劃與支援, 而對於產品競爭性較低的ARM陣營來說, SoC (system on chip) 的解決方案勢必鎖定特定用戶, 其競爭優劣將決定在系統整合上. 展望2018年, Intel為首的X86解決方案仍會是伺服器市場的主流, 將維持逾九成的市佔率.
NVIDIA穩坐伺服器用GPU龍頭, 市佔率近七成
隨著高端伺服器的運算效能越來越受重視, GPU的協助成為優化處理單元的重要解決方案, 各大數據中心在前段伺服器處理多重任務時, GPU 含有數千個更小型且更高效率的核心, 相較於CPU更能進行有效率的平行加速運算.
根據DRAMeXchange統計, 截至2017上半年為止, 全球伺服器主流Discrete GPU出貨量仍以NVIDIA與AMD獨佔, 其中NVIDIA的市佔逼近七成; 在高端Server GPU上, NVIDIA的PASCAL仍為目前主流的解決方案, 主要客戶群以大型網路數據中心(Internet Data Center)為主.
展望2018年, 隨著高密度運算的演化, DRAMeXchange預期, GPGPU (General-purpose computing on graphics processing unit) 在HPC Server的使用率將會從3%提升至5%.
3.歐德寧離世,49年唯一位不具備工程背景CEO讓Intel營收創新高
當地時間 10 月 2 日, 英特爾前 CEO 保羅·歐德寧 (Paul Otellini) 在睡夢中離世, 享年 66 歲.
歐德寧生於 1950 年, 出生, 讀書和工作都在舊金山這座城市. 自他 1974 年從加州大學伯克利分校獲得 MBA 學位後, 他就成為了英特爾的一員, 並在這裡工作了 40 年, 2013 年才正式退休.
2005 年, 歐德寧被任命為英特爾第五任 CEO, 迄今為止, 他是英特爾 49 年歷史裡唯一一位不具備工程師專業背景的 CEO.
作為帶著經濟學學士學位和 MBA 出身的管理者, 歐德寧在任 CEO 期間, 曾將英特爾從一家只注重技術的公司, 轉型成為更貼近市場的企業.
2005 年, 歐德寧就拿下了和蘋果合作的訂單, 為 Mac 配上英特爾的晶片. 2006 年, 他本人甚至還親自到蘋果 WWDC 月台.
相對於單獨銷售晶片, 他認為作為平台的英特爾產品更有價值. 他曾將處理器, Intel 晶片集和 Intel 無線網卡組合成迅馳 (Centrino) , 有力地鞏固了英特爾在手提計算機領域的優勢地位.
在歐德寧在任英特爾 CEO 的八年裡, 英特爾的財務表現非常出色. 如果不是因為 2000 年的市場泡沫, 歐德寧在任期間為公司帶來的 660 億美元淨利潤 (net income) , 將超過前任數字 CEO 聯合為公司賺取的 680 億美元淨利潤.
2012 年, 英特爾以 110 億美元的營收, 輕易超過了高通, 德州儀器, Broadcom, Nvidia 和 Marvel 創造的 95 億美元營收總和. 老對頭 AMD 那年的虧損更是高達 10 億美元.
不過, 歐德寧在卸任 CEO 一職後, 也曾坦言, 自己的職業生涯中最後悔的一件事, 就是當初在蘋果找上門時, 沒有跟隨直覺答應為 iPhone 生產晶片.
而隨後在嘗試進軍移動設備晶片市場時, 英特爾亦屢屢受挫. 《財富》統計數據顯示, 在 2013 年至 2014 年間, 英特爾在移動領域損失了 70 億元美元.
雖然, 歐德寧的職業生涯有輝煌也有悔恨, 但那些曾經和他共事的人對他的印像都很好.
歐德寧很聰明, 精力充沛而且為人謹慎. 在我看來, Andy Grove 是一位很好的管理者, 而歐德寧則是一位領導者, 他更像 David Packard.
曾在 70 年代和歐德寧共事的前英特爾市場部高管 Bill Davidow 說道.
而他的繼任者, 現英特爾 CEO Brian Krzanich 也表示, 歐德寧一直都是英特爾「工程師海洋中, 堅定要從顧客需求出發的聲音. 他教會我們, 只有把客戶放在第一位, 我們才會取得勝利. 」
此外, 歐德寧生前還擔任了 Alphabet 公司董事會的獨立董事. 當 Google CEO Sundar Pichai 得知歐德寧離世消息後, 也在推特上發文表示悼念:
我們很幸運能有他為董事會提供領導和指引. 我們難以想象沒有他幫助我們的日子. 愛範兒
4.系統層級架構/中斷延遲產生影響 處理器效能高低不容輕忽
在一般微控制器市場, 效能量測數據通常用來衡量各款微控制器的效能. 表1列出Cortex-M處理器在執行各種常用量測程序的效能.
Dhrystone方面有一點必須注意, 就是編譯的程式碼裡沒有內嵌函式, 也沒有多檔編譯(官方公布的測分數據). 然而, 許多微控制器廠商發表的Dhrystone數據則啟用完全優化.
不過, 效能量測程序的評測結果, 可能無法準確預測在實際應用中的效能表現. 舉例來說, 單周期I/O介面的效應, 以及在DSP應用中使用SIMD進行加速, 或是在Cortex-M4/M7中使用FPU, 這些方法產生的效應都不會在量測數據中顯現.
處理器效能高低 系統層級架構影響極大
一般來說, Cortex-M3與Cortex-M4提供較高的數據處理效能, 這是因為其具有更豐富的指令集功能, Harvard匯流排架構, 寫入緩衝區(單周期寫入作業), 推測擷取分支目標.
Cortex-M33亦採用Harvard匯流排架構, 並擁有陣容齊備的指令集. 但不同於Cortex-M3與Cortex-M4, Cortex-M33處理器擁有一個重新設計的高效率管線, 能支援有限的雙指令發送功能(在同一個頻率周期內能執行兩個指令)
Cortex-M7處理器則提供更高的效能, 因為它具備六階雙發管線, 並支援分支預測功能. 另外, 它還能促成更高的系統層級效能, 因為除了提供指令與數據快取, 還具備緊密耦合記憶體, 即使主存儲器速度過慢(像是焊在機板上的快閃記憶體), 也能避免效能被拖累.
不過, 有一些I/O密集作業, 在Cortex-M0+處理器上能發揮更快的速度, 這是因為其具較短的管線(僅須兩個周期就能處理分支), 單周期I/O介面, 另外還有組件方面的因素. 例如像系統層級設計和記憶體速度等, 都會影響到系統的效能.
大多數的情況中, 自己的程式碼就是最好的效能量測程序. 某款處理器在CoreMark測得的分數比其他處理器高出一倍, 在跑自己的程序時不一定就會發揮兩倍的效能. 在執行I/O密集作業的應用中, 系統層級架構會對效能產生極大的影響, 實際程度和組件有直接關聯.
零等待狀態記憶體系統縮短中斷延遲
效能的另一個層面就是中斷延遲. 一般衡量的標準是從中斷要求判定起, 一直到中斷服務常式中執行第一個指令為止, 兩點之間經曆的周期數量就是中斷延遲. 表2列出各種情境的中斷延遲, 這些情境都有零等待狀態記憶體系統.
在實務上, 實際的中斷延遲會受到記憶體系統的等待狀態所影響. 例如, 許多微控制器的運行頻率超過100MHz, 但搭配的快閃記憶體速度較慢(像是30到50MHz). 雖然可用快快閃記憶體取加速硬體來改進效能, 但中斷延遲仍會受到快閃記憶體的等待狀態所影響. 因此, 使用零等待狀態記憶體系統的Cortex-M0/M0+, 其中斷延遲很可能會比Cortex-M3/M4/M7系統來得短.
在評估效能時, 別忘了也要考慮中斷處理器(Interrupt Handler). 有些8位或16位處理器架構, 雖然其中斷延遲非常低, 但卻得花多上幾倍的頻率周期才能處理完中斷請求, 整體的結果就是不但中斷響應時間慢了許多, 連中斷處理頻寬也會比較低.
雖說Cortex-M處理器裝入為數眾多的功能, 但它們卻很容易使用. 舉例來說, 幾乎所有功能都可以用像是C這類高級語言進行編程. 雖然各款搭載Cortex-M處理器的產品彼此之間存在頗大的差異(像是配備不同容量的記憶體, 外圍, 效能, 封裝規格等), 但由於架構的一致性, 因此一旦有使用其中一款處理器的經驗, 日後採用新款Cortex-M處理器就很容易上手.
為讓軟體開發更為簡單, 以及提高軟體的可重複使用性及可移植性, ARM開發CMSIS-CORE, 其中的CMSIS代表Cortex微控制器軟體介面標準. 而CMSIS-CORE則提供標準化硬體抽象層(HAL), 讓用戶能使用整套API來存取處理器中像是中斷管理控制等功能. CMSIS-CORE除了已整合到各家微控制器廠商提供的組件驅動程式函式庫, 還獲得眾多編譯程序套件的支援.
除CMSIS-CORE外, CMSIS還內含一個DSP軟體函式庫(CMSIS-DSP). 它不僅提供各種DSP函式庫, 且針對Cortex-M4與Cortex-M7處理器進行優化, 並支援其他Cortex-M處理器. CMSIS-CORE與CMSIS-DSP都免費使用, 可至GitHub網站(CMSIS 4與CMSIS 5)下載, 同時還獲得多家工具廠商的支援.
CMSIS API可用性高 32位處理器架構受青睞
對於大多數微控制器用戶, 挑選微控制器的標準大多取決於成本以及能取得的周邊. 不過許多晶片開發商用戶則會針對下一款晶片產品挑選適合的處理器, 那麼關注的焦點就應放在處理器本身.
很明顯的, 在這類情境中, 效能, 晶片尺寸, 功耗, 以及成本會是最關鍵的因素. 此外, 其他許多因素也必須納入考慮. 例如, 如果正在開發一款聯網產品, 那就該考慮配備TrustZone安全延伸以及記憶體保護單元(MPU)的處理器, 即可利用TrustZone保護關鍵的安全功能, 並在非優先狀態下執行某些作業, 以及使用MPU來保護記憶體空間.
另一方面, 如果須要以某種方式檢驗產品, 那麼在包括Cortex-M23, Cortex-M33, Cortex-M3, Cortex-M4, 以及Cortex-M7上透過ETM產生的指令追蹤功能, 對於程式碼覆蓋率檢驗會很有幫助.
跨到晶片設計頻譜的另一頭, 如果正著手設計一款小型感測器, 使用自行發電的能源, 那麼Cortex-M23與Cortex-M0+處理器會是最好的選擇, 因為它們不僅極為小巧, 還具備尖端的功耗優化設計.
採用ARM Cortex-M處理器其中一項關鍵優勢, 就是組件, 工具, 中間件等方面都有眾多廠商廣泛支援. 目前已累積超過15家微控制器廠商針對ARM Cortex-M處理器推出微控制器產品; 超過10款開發工具包支援Cortex-M處理器; 超過40家作業系統廠商推出支援Cortex-M的作業系統. 陣容如此堅強的產業體系帶來多元的選擇, 讓針對鎖定的應用得以搭配出最佳的組件, 工具, 以及中間件的組合.
一邊是效能/功能, 另一邊是矽組件尺吋與功率, 業界在這兩個相互矛盾的兩極之間總是要取一個適合的平衡點. 因此, ARM針對不同等級的指令集功能, 效能, 系統與除錯功能, 著手研發各式各樣的Cortex-M處理器.
雖然存在許多差異, 但架構的一致性加上CMSIS-CORE內含的標準化API, 使得軟體更具可移植性和可重複使用性. 此外, Cortex-M處理器也非常容易使用. 因此, Cortex-M迅速成為微控制器市場最受歡迎的32位處理器架構.