集微网推出集成电路微信公共号: '天天IC' , 重大新闻即时发布, 天天IC, 天天集微网, 积微成著! 长按 laoyaoic 复制微信公共号搜索添加关注.
1.中国银监会排查,台湾慧荣否认芯片开后门;
集微网消息, 为防范可能发生的风险, 中国金融监管机构近期开始排查多种型号芯片, 其中重点提及来自台湾企业生产的芯片.
综合媒体10月3日报道, 中国银行业监督管理委员 (中国银监会) 会近期在内部核实在生产, 开发, 测试等环境中, 是否使用SSD固态硬盘.
其中还特意指出台湾主控芯片供货商SMI慧荣科技的SM2246EN, SM2256, SM2258三种型号产品.
慧荣科技昨天发布声明, 澄清近日大陆媒体所传的『中国金融监管机构排查台湾慧荣固态硬盘主控芯片』及『固态硬盘后门漏洞风险』, 皆为不实消息, 并保证其产品绝无「被开后门」的风险.
慧荣科技表示, 本公司所设计制造的SSD控制芯片(主控芯片), 是为消费型与工业用途的固态硬盘产品所设计, 功能均为接收主机(Host)读写指令, 对闪存执行数据的存储与读出, 并无自主对外联系的功能, 其功能与传统硬盘无异, 绝无「流言消息」所提及之风险.
慧荣也重申, 该公司产品设计与相关质量管控皆符合大陆在内各相关销售市场的要求, 以及国际间的标准规范.
2.今年X86架构CPU占服务器份额高达96%;
集微网消息, 根据集邦咨询半导体研究中心(DRAMeXchange)调查显示, 服务器用处理器中, X86架构处理器占整体服务器市场约96%, 其中Intel出货量占99%, AMD仅有约1%的市占率; 反观ARMv8架构的服务器解决方案, 其架构在受限于产品型态与多数产品需要客制化的情况下, 2017年在服务器处理器出货预估仅占约1%的比重.
DRAMeXchange分析师刘家豪指出, 从服务器架构面来分析, X86架构的标准化彻底改善服务器制造上的成本, 然而, X86的CPU核心的有效利用率仅能维持约一半水位, 无法完全有效地利用, 虽然透过服务器相关软件调教, 有效利用率可以提升至约七成至八成, 但对高度运算的数据中心仍然偏低. 为满足运算单元的利用率, 各大服务器制造商与CPU供货商皆会透过产品设计来弥补微小的差异, 尤其在硬件设计上更需要密切配合, 其中包含FPGA的嵌入式应用以及透过GPU加速单元的串流与服务器的整合.
针对主流服务器应用, X86阵营有着较完善产品规划与支持, 而对于产品竞争性较低的ARM阵营来说, SoC (system on chip) 的解决方案势必锁定特定用户, 其竞争优劣将决定在系统整合上. 展望2018年, Intel为首的X86解决方案仍会是服务器市场的主流, 将维持逾九成的市占率.
NVIDIA稳坐服务器用GPU龙头, 市占率近七成
随着高端服务器的运算效能越来越受重视, GPU的协助成为优化处理单元的重要解决方案, 各大数据中心在前段服务器处理多重任务时, GPU 含有数千个更小型且更高效率的核心, 相较于CPU更能进行有效率的平行加速运算.
根据DRAMeXchange统计, 截至2017上半年为止, 全球服务器主流Discrete GPU出货量仍以NVIDIA与AMD独占, 其中NVIDIA的市占逼近七成; 在高端Server GPU上, NVIDIA的PASCAL仍为目前主流的解决方案, 主要客户群以大型网络数据中心(Internet Data Center)为主.
展望2018年, 随着高密度运算的演进, DRAMeXchange预期, GPGPU (General-purpose computing on graphics processing unit) 在HPC Server的使用率将会从3%提升至5%.
3.欧德宁离世,49年唯一位不具备工程背景CEO让Intel营收创新高
当地时间 10 月 2 日, 英特尔前 CEO 保罗·欧德宁 (Paul Otellini) 在睡梦中离世, 享年 66 岁.
欧德宁生于 1950 年, 出生, 读书和工作都在旧金山这座城市. 自他 1974 年从加州大学伯克利分校获得 MBA 学位后, 他就成为了英特尔的一员, 并在这里工作了 40 年, 2013 年才正式退休.
2005 年, 欧德宁被任命为英特尔第五任 CEO, 迄今为止, 他是英特尔 49 年历史里唯一一位不具备工程师专业背景的 CEO.
作为带着经济学学士学位和 MBA 出身的管理者, 欧德宁在任 CEO 期间, 曾将英特尔从一家只注重技术的公司, 转型成为更贴近市场的企业.
2005 年, 欧德宁就拿下了和苹果合作的订单, 为 Mac 配上英特尔的芯片. 2006 年, 他本人甚至还亲自到苹果 WWDC 站台.
相对于单独销售芯片, 他认为作为平台的英特尔产品更有价值. 他曾将处理器, Intel 芯片组和 Intel 无线网卡组合成迅驰 (Centrino) , 有力地巩固了英特尔在手提计算机领域的优势地位.
在欧德宁在任英特尔 CEO 的八年里, 英特尔的财务表现非常出色. 如果不是因为 2000 年的市场泡沫, 欧德宁在任期间为公司带来的 660 亿美元净利润 (net income) , 将超过前任数字 CEO 联合为公司赚取的 680 亿美元净利润.
2012 年, 英特尔以 110 亿美元的营收, 轻易超过了高通, 德州仪器, Broadcom, Nvidia 和 Marvel 创造的 95 亿美元营收总和. 老对头 AMD 那年的亏损更是高达 10 亿美元.
不过, 欧德宁在卸任 CEO 一职后, 也曾坦言, 自己的职业生涯中最后悔的一件事, 就是当初在苹果找上门时, 没有跟随直觉答应为 iPhone 生产芯片.
而随后在尝试进军移动设备芯片市场时, 英特尔亦屡屡受挫. 《财富》统计数据显示, 在 2013 年至 2014 年间, 英特尔在移动领域损失了 70 亿元美元.
虽然, 欧德宁的职业生涯有辉煌也有悔恨, 但那些曾经和他共事的人对他的印像都很好.
欧德宁很聪明, 精力充沛而且为人谨慎. 在我看来, Andy Grove 是一位很好的管理者, 而欧德宁则是一位领导者, 他更像 David Packard.
曾在 70 年代和欧德宁共事的前英特尔市场部高管 Bill Davidow 说道.
而他的继任者, 现英特尔 CEO Brian Krzanich 也表示, 欧德宁一直都是英特尔「工程师海洋中, 坚定要从顾客需求出发的声音. 他教会我们, 只有把客户放在第一位, 我们才会取得胜利. 」
此外, 欧德宁生前还担任了 Alphabet 公司董事会的独立董事. 当 Google CEO Sundar Pichai 得知欧德宁离世消息后, 也在推特上发文表示悼念:
我们很幸运能有他为董事会提供领导和指引. 我们难以想象没有他帮助我们的日子. 爱范儿
4.系统层级架构/中断延迟产生影响 处理器效能高低不容轻忽
在一般微控制器市场, 效能量测数据通常用来衡量各款微控制器的效能. 表1列出Cortex-M处理器在执行各种常用量测程序的效能.
Dhrystone方面有一点必须注意, 就是编译的程序代码里没有内嵌函式, 也没有多档编译(官方公布的测分数据). 然而, 许多微控制器厂商发表的Dhrystone数据则启用完全优化.
不过, 效能量测程序的评测结果, 可能无法准确预测在实际应用中的效能表现. 举例来说, 单周期I/O接口的效应, 以及在DSP应用中使用SIMD进行加速, 或是在Cortex-M4/M7中使用FPU, 这些方法产生的效应都不会在量测数据中显现.
处理器效能高低 系统层级架构影响极大
一般来说, Cortex-M3与Cortex-M4提供较高的数据处理效能, 这是因为其具有更丰富的指令集功能, Harvard总线架构, 写入缓冲区(单周期写入作业), 推测撷取分支目标.
Cortex-M33亦采用Harvard总线架构, 并拥有阵容齐备的指令集. 但不同于Cortex-M3与Cortex-M4, Cortex-M33处理器拥有一个重新设计的高效率管线, 能支持有限的双指令发送功能(在同一个频率周期内能执行两个指令)
Cortex-M7处理器则提供更高的效能, 因为它具备六阶双发管线, 并支持分支预测功能. 另外, 它还能促成更高的系统层级效能, 因为除了提供指令与数据快取, 还具备紧密耦合内存, 即使主存储器速度过慢(像是焊在机板上的闪存), 也能避免效能被拖累.
不过, 有一些I/O密集作业, 在Cortex-M0+处理器上能发挥更快的速度, 这是因为其具较短的管线(仅须两个周期就能处理分支), 单周期I/O接口, 另外还有组件方面的因素. 例如像系统层级设计和内存速度等, 都会影响到系统的效能.
大多数的情况中, 自己的程序代码就是最好的效能量测程序. 某款处理器在CoreMark测得的分数比其他处理器高出一倍, 在跑自己的程序时不一定就会发挥两倍的效能. 在执行I/O密集作业的应用中, 系统层级架构会对效能产生极大的影响, 实际程度和组件有直接关联.
零等待状态内存系统缩短中断延迟
效能的另一个层面就是中断延迟. 一般衡量的标准是从中断要求判定起, 一直到中断服务例程中执行第一个指令为止, 两点之间经历的周期数量就是中断延迟. 表2列出各种情境的中断延迟, 这些情境都有零等待状态内存系统.
在实务上, 实际的中断延迟会受到内存系统的等待状态所影响. 例如, 许多微控制器的运行频率超过100MHz, 但搭配的闪存速度较慢(像是30到50MHz). 虽然可用快闪存取加速硬件来改进效能, 但中断延迟仍会受到闪存的等待状态所影响. 因此, 使用零等待状态内存系统的Cortex-M0/M0+, 其中断延迟很可能会比Cortex-M3/M4/M7系统来得短.
在评估效能时, 别忘了也要考虑中断处理器(Interrupt Handler). 有些8位或16位处理器架构, 虽然其中断延迟非常低, 但却得花多上几倍的频率周期才能处理完中断请求, 整体的结果就是不但中断响应时间慢了许多, 连中断处理带宽也会比较低.
虽说Cortex-M处理器装入为数众多的功能, 但它们却很容易使用. 举例来说, 几乎所有功能都可以用像是C这类高级语言进行编程. 虽然各款搭载Cortex-M处理器的产品彼此之间存在颇大的差异(像是配备不同容量的内存, 外围, 效能, 封装规格等), 但由于架构的一致性, 因此一旦有使用其中一款处理器的经验, 日后采用新款Cortex-M处理器就很容易上手.
为让软件开发更为简单, 以及提高软件的可重复使用性及可移植性, ARM开发CMSIS-CORE, 其中的CMSIS代表Cortex微控制器软件接口标准. 而CMSIS-CORE则提供标准化硬件抽象层(HAL), 让用户能使用整套API来存取处理器中像是中断管理控制等功能. CMSIS-CORE除了已整合到各家微控制器厂商提供的组件驱动程序函式库, 还获得众多编译程序套件的支持.
除CMSIS-CORE外, CMSIS还内含一个DSP软件函式库(CMSIS-DSP). 它不仅提供各种DSP函式库, 且针对Cortex-M4与Cortex-M7处理器进行优化, 并支持其他Cortex-M处理器. CMSIS-CORE与CMSIS-DSP都免费使用, 可至GitHub网站(CMSIS 4与CMSIS 5)下载, 同时还获得多家工具厂商的支持.
CMSIS API可用性高 32位处理器架构受青睐
对于大多数微控制器用户, 挑选微控制器的标准大多取决于成本以及能取得的周边. 不过许多芯片开发商用户则会针对下一款芯片产品挑选适合的处理器, 那么关注的焦点就应放在处理器本身.
很明显的, 在这类情境中, 效能, 芯片尺寸, 功耗, 以及成本会是最关键的因素. 此外, 其他许多因素也必须纳入考虑. 例如, 如果正在开发一款联网产品, 那就该考虑配备TrustZone安全延伸以及内存保护单元(MPU)的处理器, 即可利用TrustZone保护关键的安全功能, 并在非优先状态下执行某些作业, 以及使用MPU来保护内存空间.
另一方面, 如果须要以某种方式检验产品, 那么在包括Cortex-M23, Cortex-M33, Cortex-M3, Cortex-M4, 以及Cortex-M7上透过ETM产生的指令追踪功能, 对于程序代码覆盖率检验会很有帮助.
跨到芯片设计频谱的另一头, 如果正着手设计一款小型传感器, 使用自行发电的能源, 那么Cortex-M23与Cortex-M0+处理器会是最好的选择, 因为它们不仅极为小巧, 还具备尖端的功耗优化设计.
采用ARM Cortex-M处理器其中一项关键优势, 就是组件, 工具, 中间件等方面都有众多厂商广泛支持. 目前已累积超过15家微控制器厂商针对ARM Cortex-M处理器推出微控制器产品; 超过10款开发工具包支持Cortex-M处理器; 超过40家操作系统厂商推出支持Cortex-M的操作系统. 阵容如此坚强的产业体系带来多元的选择, 让针对锁定的应用得以搭配出最佳的组件, 工具, 以及中间件的组合.
一边是效能/功能, 另一边是硅组件尺吋与功率, 业界在这两个相互矛盾的两极之间总是要取一个适合的平衡点. 因此, ARM针对不同等级的指令集功能, 效能, 系统与除错功能, 着手研发各式各样的Cortex-M处理器.
虽然存在许多差异, 但架构的一致性加上CMSIS-CORE内含的标准化API, 使得软件更具可移植性和可重复使用性. 此外, Cortex-M处理器也非常容易使用. 因此, Cortex-M迅速成为微控制器市场最受欢迎的32位处理器架构.