화웨이 기린 (980), 애플 A12, 8150 퀄컴 Xiaolong 및 기타 칩을 TSMC는 원래 계획에서, 5nm 인 기술은 초기 2020 년 대량 생산을 시작하지만, 7nm와 기술 제품은 대량 생산이, TSMC는 대기하지 않습니다 5nm 인 프로세스를 사전에 해. 비교로, 인텔의 10nm의 공정이 처음 출시 2016 년 계획되었다, 이전 소문은 2020 년 인텔의 10nm의 공정은 물론 대량 생산 될 수 있지만 인텔의 최근 발표는 10nm 공정 갑자기 수율을 해결 문제는 TSMC 및 다른 제조업체에게는 희소식이 아닙니다.
TSMC 월 2018 새로운 팹을 5nm의 건설을 시작, 5nm 인 칩 설계를위한 도구 11 월, 이인숙, 디자인 인프라 마케팅의 TSMC 수석 이사 할 때까지 준비가 될 것으로 예상된다, 우리는 모두하지 않은 '말했다 가능한 조합 시험, 그러나 우리의 PDK는 인증을받은 고려, 우리는 서비스 '확신합니다.
TSMC의 5nm 인 과정은 완전한 EUV 위험 시험 생산을 달성 4 월 2019 년에 시작될 것으로 예상된다. TSMC는 칩 면적이 1.8 배 감소하면서 A72는 그러나 5nm 인의., 14.7 % -17.1 %의 속도 향상을 5nm 칩 기술을 기반으로했다 총 설계 비용 (인건비 및 라이센스 비용)은 약 1.5 배의 7nm, 무어의 법칙의 지속을 제한 더 높을 것이다 고급 기술 비용의 미래 사용합니다.
