Intel lanzó la siguiente hoja de ruta de las tres generaciones de Xeon: IceLake de 10nm. Nos vemos en 2020

centro de datos de Intel en Innovation Summit celebrado anunció hoy una nueva hoja de ruta Xeon para el cuarto trimestre de este año, Intel Xeon actualizar el Escalable (Xeon ampliable) de la familia, código o la arquitectura lago Cascade, nuestro proceso de 14nm. Esta generación Xeon será rediseñado controlador de memoria, soporte DIMM de memoria no volátil Optane, acelerar la introducción de la informática DLBoost energía extensiones del conjunto de instrucciones profundidad AVX512_VNNI, al mismo tiempo, sino también de la Spectre (fantasma) y la fusión de la vulnerabilidad de defensa a nivel de hardware (fusible).

Se ha informado de que, cuando la coincidencia de la memoria no volátil de la cascada del lago tendrá 128 GB, 256 GB, 512 GB y tres capacidad.

El próximo año, la familia Xeon se actualizará a la arquitectura Lago Cooper, sigue siendo de 14nm, una nueva generación de instrucción DLBoost integrada creada BFLOAT16.

Por último, el lago de hielo se ha confirmado que en 2020 el código del servidor CPU 10nm primera generación de Intel.

Anteriormente, se lo consideraba el sucesor de Cannon Lake, pero Intel ahora separa las arquitecturas de consumo y empresariales, y se desconoce la segunda generación de 10nm de grado de consumidor.

Otra hoja de ruta filtrada previamente (no confirmada oficialmente) muestra que Cascade Lake-SP usa la interfaz LGA3647, y el número de interfaces Cooper Lake-SP alcanzará 4,189.

Vale la pena mencionar que desde que Google personalizó Xeon a Intel en 2008, más de 50% de los chips Xeon enviados hoy son personalizados por Intel según las necesidades del cliente (como escenarios, cargas).