RISC-V es la Universidad de California en Berkeley, redactó una arquitectura de conjunto de instrucciones abierto (ISA), que se caracteriza por aerodinámico, que puede ser modular, escalable, mientras que su característica de flexibilidad y arquitectura abierta ha dado lugar a un rápido crecimiento del ecosistema después de la creación de la Fundación RISC-V, RISC-V ISA CPU atraído gran atención en el campo, hay una serie de grandes empresas de sistemas y empresas de diseño de circuitos integrados para unirse campo de RISC-V promover conjuntamente la tecnología RISC-V sigue avanzando. Debido a RISC -V de la arquitectura optimizada y escalable de sus aplicaciones incluyen ADAS, AI, la IO, redes de almacenamiento, y un número de otra zona caliente que sale, con su ecosistema y el potencial de crecimiento explosivo, su futuro desarrollo ilimitado.
Tecnología Andes tiene más de diez años de diseño de baja potencia, de alto rendimiento de 32 y núcleo de procesador de 64 bits de experiencia profesional en los envíos de chips núcleo incrustados AndesCore ™ alcanzado 2,5 mil millones. Como miembro fundador de RISC-V corazón de cristal posicionamiento que esta experiencia de desarrollo en el desarrollo de la arquitectura RISC-V con el fin de dirigir el RISC-V en el mercado principal. por ejemplo, la arquitectura de conjunto de instrucciones y las ventajas de los Andes y el desarrollo más allá de RISC-V arquitectura Rong fundido de un horno, para construir un corazón de cristal RISC-V compatibles de la quinta generación de la arquitectura del conjunto de instrucciones familia AndeStar ™ V5. en la reciente séptima RISC-V Simposio en Silicon Valley, Tecnología Andes como conjunto de instrucciones DSP propuesta base de RISC-VP se extiende un conjunto de instrucciones (envasados SIMD), que es el conjunto de instrucciones DSP se basa en una instrucción de procesador de señal digital establece Andes productos de tecnología exitosa D10 y D15 procesador (DSP el ISA) deriva Además, corazón de cristal participar activamente en el software de código abierto RISC-V; del compilador, librerías, depurador al núcleo de Linux y otro software de código abierto importante, corazón de cristal son los principales contribuyentes a la RISC-V.
32 de AndesCore ™ N25 y 64 de AndesCore ™ NX25 que es el conjunto de instrucciones V5 AndeStar ™ se basa en estos dos núcleo de la CPU potente y RISC-V de altamente configurable, puesto que el cuarto trimestre de 2017 publicó su de alto rendimiento, bajo consumo de energía y el área pequeña, como un rendimiento superior y ha sido una preocupación generalizada en la industria y bienvenidos. N25 también ofrece corazón de cristal y el subsistema de la CPU plataforma NX25SoC y la matriz de bus (matriz de autobús) y pre-integradas IP periférica ( pre-integrada), con el fin de simplificar los ingenieros de diseño para la transferencia e integración iniciar rápidamente diseños SoC sistema. desempeñar plenamente con el desempeño N25 y NX25, los Andes también proporciona compilador altamente optimizado y entorno de desarrollo integrado con todas las funciones (IDE), . para ayudar a los clientes a aumentar la competitividad de sus productos finales en el menor tiempo posible, además, corazón de cristal previsto para el tercer trimestre de este año para continuar con la puesta en marcha de cuatro basado en la arquitectura RISC-V, el apoyo de punto flotante y la última Linux CPU Cores: N25F, A25, NX25F y AX25.
Corazón de Cristal el lanzamiento del núcleo RISC-V ha recibido Taiwán, China continental, los Estados Unidos y muchos otros clientes utilizan, vamos a seguir ampliando y proveedor de programa de alianzas servicio de diseño de alta calidad para proporcionar un nuevo impulso para el desarrollo rápido de los sistemas de usuario final, ayudar el tiempo de comercialización que llega al objetivo.