DPU). El nuevo 7Nm DPU será proporcionado por el lado de Broadcom, pero el horario es indeciso. De acuerdo con el CEO de Wave, Derek Meyer, este 7Nm DPU será ' diseñado en nuestro propio sistema de AI. Agregó, ' si otras compañías en el mercado tienen esta demanda, también pueden proporcionar el mismo chip.
' Derek Krewell, Analista Jefe de Tirias Research en Meyerderek Meyer, dijo: ' Wave espera diferenciarse del diseño 7Nm en la nueva empresa. En la actualidad, la mayoría de las nuevas empresas no tienen que construir 7Nm componentes de habilidades y capacidades profesionales. Explica que Wave, con la ayuda de Broadcom, lo hace posible. Señaló que Broadcom ' debido a la adquisición de LSI Logic, tiene una experiencia de diseño ASIC más avanzada.
'
La generación de DPU actual de Wave se basa en el diseño de procesos 16NM. ' En el diseño de nuevos aceleradores AI, tomaremos el liderazgo en la adquisición de entidades 7Nm IP-como 56Gbps y 112Gbps SerDes, gracias a la ayuda de Broadcom.
Meyer señala que Broadcom ha aportado plataformas de diseño avanzadas, tecnología de producción en masa y validado 7Nm IP para ayudarnos a lograr este plan de desarrollo de productos 7nm. La generación actual de DPU de la onda se basa en nodos del proceso de 16NM, principalmente por los propios diseñadores y contratistas de la onda. En cuanto a 7Nm DPU, Meyer dijo, ' entre Broadcom y Wave, hemos desarrollado [ASIC] la tecnología y los recursos necesarios para diseñar el front-end y back-end, y hemos desarrollado un plan colaborativo en consecuencia.
' En la actualidad, el programa de cooperación 7Nm ha estado en marcha y ha estado ocurriendo durante varios meses. Broadcom será responsable de la parte sólida del chip 7nm. A pesar de la complejidad del diseño 7nm, Meyer dijo: ' creo que Broadcom lanzará el chip correcto por primera vez.
Sin embargo, Wave no reveló cuando su 7Nm DPU estaba disponible, ni proporcionó una descripción de la arquitectura 7Nm DPU.
divulgación interna de 7Nm DPU Sin embargo, Meyer explicó que el nuevo chip estaría ' basado en la arquitectura del flujo de datos '. Será el primer DPU con la CPU multi-thread de 64 bits (64 bits) MIPS.
Wave compró MIPS en junio de este año.
Meyer también señaló que el chip 7Nm de Wave estará en la memoria de las nuevas características, pero no reveló lo que se añade a las nuevas características. Sin embargo, Meyer dice que la tecnología de multihilos de MIPS jugará un papel clave en la próxima generación de DPU. A través de streaming de onda, ' cuando cargamos, descarga y recargamos datos para agentes de aprendizaje de máquinas, la arquitectura multihebra de hardware puede ser muy eficiente. Además, la consistencia de recuperación rápida de MIPS también puede ser otra característica importante de la nueva DPU de Wave. Él dijo, ' porque nuestro DPU es una arquitectura de 64 bits, sólo tiene sentido para MIPS y DPU para comunicarse con la misma memoria en el espacio de direcciones de 64 bits.
' En respuesta a las nuevas características que la onda agregará a la memoria, Krewell dijo, las virutas existentes de la onda utilizan el cubo híbrido de la memoria del micrón (cubo de la memoria híbrida; HMC). Y creo que el futuro de los chips de onda cambiará a la memoria ancha de alta frecuencia (HBM). Agregó: "el plan para el desarrollo futuro de HBM es mejor. La arquitectura cambiante de la memoria tendrá un impacto en la arquitectura global del sistema.
' Karl Freund, Analista Senior de Moor Insights & Strategy, aceptó. Él dijo: ' para la parte de la memoria, supongo que van a renunciar al cubo de almacenamiento híbrido y cambiar a la memoria de alta frecuencia amplia porque es más rentable.
'
Meyer dijo en una entrevista que se espera que el nuevo 7Nm DPU ofrezca un rendimiento superior a 10 veces mayor que su chip existente. Él dijo, ' no olvides, ya hemos separado el pulso del tiempo del chip en la arquitectura DPU. Señala que moverse de un lado a otro entre los anfitriones creará cuellos de botella, mientras que en DPU, los microcontroladores incrustados pueden cargar instrucciones para reducir la potencia y la latencia de los aceleradores tradicionales. "Podemos jugar con eficacia los transistores en el chip 7Nm para mejorar el rendimiento.
' Sin embargo, Krewell tiene reservas al respecto. Él dijo: ' si la onda puede alcanzar 10 veces por el funcionamiento del progreso, que es un viaje largo, debe depender de cómo medir el funcionamiento del aprendizaje de la máquina... y Derek [Meyer] está hablando de entrenamiento o inferencia. Agregó: "ha habido mucha variación en la inferencia, y se ha desplegado con algoritmos de menor precisión (8 bits o inferior). El rendimiento del entrenamiento depende en gran medida de la arquitectura de la memoria. Pero, admite, "realmente no sé los detalles de la ola.
'
Compilación: Susan El primer chip de 7Nm AI está listo para ser enviado