Согласно текущей информации EE Times, план разработки 7nm Wave Computing будет использовать дизайн чипов ASIC от Broadcom Inc.. Wave и Broadcom будут использовать технологию 7nm TSMC для совместной разработки Блок обработки данных следующего поколения Wave (DPU).
Новый 7-нм DPU будет предоставлен Broadcom, но расписание пока не определено. По словам генерального директора Wave Дерека Майера, 7-нм DPU будет «разработан в нашей собственной системе AI». Он добавил: «Если другие компании на рынке имеют Для этого требования может быть предоставлен тот же чип ».
Исследовательская фирма Derek MeyerDerek Meyer, главный аналитик Tirias Research Кевин Кивелл, сказал: «Wave надеется выделиться из стартапа с этим 7-нм дизайном. В настоящее время большинство стартапов не имеют опыта и возможностей для создания 7-нм компонентов. Он пояснил, что Wave, с помощью Broadcom, сделал это возможным. Он отметил, что приобретение Broadcom LSI Logic имеет более продвинутый опыт проектирования ASIC.
Текущая генерация DPU от Wave основана на 16-нм техпроцессе.
«В индустрии разработки новых ускорителей AI мы будем первыми, кто получит физический IP-адрес 7nm, такой как 56Gbps и 112Gbps SerDes, благодаря поддержке Broadcom». Мейер отметил, что Broadcom предлагает передовые дизайнерские платформы, технологии массового производства и Проверенный 7-нм IP-интерфейс помог нам реализовать этот 7-нм план разработки продукта.
Текущая генерация DPU от Wave основана на 16-нм технологических узлах, которые в основном выполняются собственными дизайнерами и подрядчиками Wave. Что касается 7-нм DPU, Мейер сказал: «Между Broadcom и Wave мы разработали интерфейс ASIC и его интерфейс. Были разработаны необходимые технологии и ресурсы, и соответственно был разработан план сотрудничества.
В настоящее время этот 7-нм план сотрудничества запущен и продолжается в течение нескольких месяцев. Broadcom будет отвечать за физическую часть 7-нм чипа. Хотя дизайн 7nm очень сложный, Майер сказал: «Я считаю, что Broadcom впервые запустит правильный чип. Тем не менее, Wave не раскрывает, когда будет доступен 7-нм DPU, и не объяснит архитектуру DPn 7nm.
Внутреннее раскрытие DPU 7nm
Тем не менее, Майер объяснил, что новый чип будет «основан на архитектуре потока данных». Это будет первый DPU с 64-битным (64-разрядным) многопоточным процессором MIPS ». Приобретен MIPS.
Мейер также отметил, что 7-нм чип Wave будет оснащен новыми функциями в памяти, но он не раскрыл, какие новые функции были добавлены.
Тем не менее, Мейер сказал, что многопоточная технология MIPS будет играть ключевую роль в новом поколении DPU. Посредством обработки потока данных Wave: «Когда мы загружаем, выгружаем и перезагружаем данные для агентов машинного обучения, аппаратных средств и других возможностей Архитектура будет очень эффективной ». Кроме того, когерентность кэш-памяти MIPS станет еще одной важной особенностью нового DPU от Wave. Он сказал:« Поскольку наш DPU - это 64-битная архитектура, это только в MIPS и DPU. Также имеет смысл общаться с одной и той же памятью в 64-разрядном адресном пространстве. '
Для новых функций, которые Wave добавит в память, Krewell сказал: «Существующие чипы Wave используют гибридный кубик памяти Micron (HMC). И я думаю, что будущие чипы Wave превратятся в высокоскоростную память ( HBM) ». Он добавил:« Дальнейшая разработка HBM лучше, постоянно меняющаяся архитектура памяти будет влиять на общую архитектуру системы ».
Карл Фрейнд, старший аналитик Moor Insights & Strategy, согласен. Он сказал: «Для части памяти, я думаю, они откажутся от куба гибридной памяти и переключится на высокоскоростную память, потому что это более экономически выгодно».
В интервью Мейер объявил, что новый 7-нм DPU, как ожидается, обеспечит в 10 раз большую производительность, чем существующие чипы.
Он сказал: «Не забывайте, что мы отделили часы в архитектуре DPU от чипа раньше». Он отметил, что перемещение между хостами может вызвать узкое место, в то время как в DPU встроенный микроконтроллер может загружать инструкции. , уменьшить мощность и задержку традиционных отходов ускорителя. «Мы можем эффективно использовать транзисторную емкость на чипе 7 нм, чтобы улучшить производительность».
Тем не менее, у Krewell есть оговорки об этом. Он сказал: «Что касается того, может ли Wave достичь производительности в 10 раз с точки зрения производительности, это долгий путь, он должен основываться на том, как измерить производительность машинного обучения ... и Дерек Майер», Это говорит о тренировках или выводах ». Он добавил:« В выводах много изменений, и они также развернуты с более точной (8-разрядной или более низкой) алгоритмами. Производительность обучения зависит в основном от архитектуры памяти. Однако он также признался: «Я не знаю подробностей расчетов Волны».
Компиляция: Сьюзан Хонг