De acordo com as informações atuais da EE Times, o plano de desenvolvimento de 7 nm da Wave Computing usará o design de chips ASIC da Broadcom Inc. A Wave e a Broadcom usarão a tecnologia de processo 7nm da TSMC para desenvolver conjuntamente Unidade de processamento de fluxo de dados (DPU) de última geração da Wave.
O novo DPU de 7nm será fornecido pela Broadcom, mas o cronograma está indeciso.De acordo com o CEO da Wave, Derek Meyer, o DPU de 7nm será projetado em nosso próprio sistema de inteligência artificial.Ele acrescentou: "Se outras empresas no mercado tiverem Para este requisito, o mesmo chip também pode ser fornecido.
Kevin Krewell Derek MeyerDerek Meyer, analista-chefe da empresa de pesquisa de mercado representação Tirias Research, 'onda espera para se destacar neste startups projeto 7nm em. Atualmente, a maioria das startups não tem todos os elementos para criar conhecimentos e capacidades 7nm 'ele explicou que, Onda, com a ajuda de Broadcom, torna tudo isto possível. assinalou que, Broadcom', devido à aquisição da LSI Logic, que tem mais avançado ASIC experiência em design de circuitos. "
Onda DPU atual geração é design baseado em processo de 16nm.
'Na concepção do novo acelerador AI da indústria, que será o primeiro a receber entidade 7nm IP-- como 56Gbps e 112Gbps SerDes, o que pode ser atribuído à assistência de Broadcom.' Meyer ressaltou, plataforma Broadcom traz design avançado, produção e tecnologia IP 7nm viável comprovada, nos ajudar a alcançar este planos de desenvolvimento de produto 7nm.
A atual geração de DPUs da Wave é baseada em nós de processo de 16nm, o que é feito principalmente pelos designers e empreiteiros da Wave.Para o DPU de 7nm, Meyer disse: “Entre Broadcom e Wave, desenvolvemos o front end e back design de ASIC. tecnologia de ponta e os recursos necessários, com um correspondente desenvolvimento do programa de cooperação. "
Atualmente, este programa de cooperação 7nm começou e continuou por meses. Broadcom 7nm entidade será responsável por parte do chip. Embora o design 7nm é muito complexo, mas Meyer disse: 'Eu acredito Broadcom será a primeira a introduzir um chip adequado 'No entanto, Onda não disse quando DPU 7nm listados, nem para a arquitetura DPU 7nm redundante aqui descrito.
7nm DPU interna revelada
No entanto, Meyer explicou que o novo chip será "baseado na arquitetura de fluxo de dados" e será o primeiro DPU com um processador multi-thread MIPS de 64 bits (64 bits). MIPS adquiridos.
Meyer também apontou que o chip 7nm do Wave será equipado com novos recursos na memória, mas ele não revelou quais novos recursos foram adicionados.
No entanto, Meyer expressa, MIPS tecnologia multi-threaded irá desempenhar um papel fundamental na geração da DPU. Através da onda de processamento de fluxo de dados, 'quando aprendemos a carga da máquina proxy, descarregar e recarregar os dados, hardware execução múltipla arquitetura rosca será muito eficaz. 'além disso, MIPS também irá armazenar em cache coerência é outra característica importante da nova onda DPU da. disse ele,' porque o nosso DPU é a arquitetura de 64 bits, MIPS e tão somente a DPU Também faz sentido se comunicar com a mesma memória em um espaço de endereço de 64 bits.
Para os novos recursos que o Wave adicionará à memória, os chips existentes da Wave usam o Cubo de Memória Híbrido (HMC) da Micron, e eu acho que os futuros chips da Wave vão se transformar em memória de alta largura de banda ( HBM). ”Ele acrescentou:" O projeto de desenvolvimento futuro da HBM é melhor. A arquitetura de memória em constante mudança terá um impacto na arquitetura geral do sistema. "
Karl Freund, analista sênior da Moor Insights & Strategy, concorda: "Para a parte de memória, acho que eles vão abandonar o cubo de memória híbrida e mudar para a memória de alta largura de banda porque é mais econômico".
Em uma entrevista, Meyer anunciou que o novo DPU de 7nm deve oferecer um desempenho 10 vezes maior do que seus chips existentes.
Ele disse: “Não esqueça, nós separamos o relógio na arquitetura DPU do chip antes.” Ele apontou que se mover para frente e para trás entre os hosts causará um gargalo, enquanto no DPU, o microcontrolador embutido pode carregar instruções. reduza a potência e o atraso do desperdício tradicional do acelerador. 'Podemos efetivamente reproduzir a capacidade do transistor no chip de 7 nm para melhorar o desempenho.'
No entanto, Krewell tem reservas sobre isso: "Se a Wave consegue atingir 10 vezes o desempenho em termos de desempenho, essa é uma longa jornada, deve ser baseada em como medir o desempenho do aprendizado de máquina ... e Derek 'Meyer' Está falando de treinamento ou inferência. ”Ele acrescentou:“ Há muitas alterações nas inferências, e elas também são implantadas com algoritmos de precisão mais baixa (8 bits ou menos). O desempenho do treinamento depende principalmente da arquitetura da memória. No entanto, ele também admitiu: "Eu realmente não conheço os detalhes dos cálculos da Wave".
Compile: Susan Hong