E 'attualmente disponibile alla notizia "EE Times", programma di sviluppo 7nm Wave Computing utilizzerà il Broadcom (Broadcom Inc.) di chip ASIC design. Saluto e le due società utilizzerà il Broadcom Taiwan Semiconductor Manufacturing Company (TSMC) della tecnologia di processo 7nm sviluppato congiuntamente elaborazione del flusso di dati di prossima generazione di onda (Dataflow Processing Unit; DPU).
Il nuovo Broadcom 7nm DPU fornirà, ma il calendario è incerto. E 'Saluto capo esecutivo Derek Meyer ha confermato che questo 7nm DPU sarà 'progettare i nostri sistemi di intelligenza artificiale.' Egli ha aggiunto che 'se il mercato altre società questa necessità, possiamo anche fornire lo stesso chip '.
Kevin Krewell Derek MeyerDerek Meyer, analista capo della società di ricerche di mercato rappresentazione Tirias Research, 'Wave spera di distinguersi in questo disegno 7nm start-up in. Attualmente, la maggior parte delle start-up non hanno tutti gli elementi per creare competenze e capacità 7nm 'ha spiegato che, Onda, con l'assistenza di Broadcom, rende possibile tutto questo. egli ha sottolineato che, Broadcom' per effetto dell'acquisizione di LSI Logic, non hanno più avanzata esperienza di progettazione di circuiti ASIC. '
Saluto DPU generazione attuale è di progettazione basato sui processi 16nm.
'Nella progettazione del nuovo acceleratore IA del settore, ci sarà il primo a ricevere entità 7nm IP-- come 56Gbps e 112Gbps SerDes, che può essere attribuito alla assistenza di Broadcom.' Meyer ha sottolineato, la piattaforma Broadcom porta avanzate di progettazione, la produzione e la tecnologia dimostrato IP fattibile 7nm, aiutarci a raggiungere questo 7nm piani di sviluppo del prodotto.
Onda DPU generazione corrente basato su nodo di processo 16nm, principalmente assistendo edili e progettisti hanno completato la propria onda. Come 7nm DPU, Meyer detto, 'tra Broadcom e onda, abbiamo elaborato un' fronte ASIC' e posteriore tecnologia di fascia e le risorse necessarie, con un corrispondente sviluppo del programma di cooperazione '.
Attualmente, questo programma di cooperazione 7nm è iniziato e continuato per mesi. Broadcom 7nm entità sarà responsabile di una parte del chip. Anche se il design 7nm è molto complessa, ma Meyer ha detto, 'Io credo Broadcom sarà il primo ad introdurre un chip adatto 'Tuttavia, Onda non ha detto quando DPU 7nm elencato, né per l'architettura DPU 7nm ridondante qui descritto.
7nm DPU interno rivelato
Tuttavia, Meyer ha spiegato che il nuovo chip sarà "basato sull'architettura del flusso di dati" e sarà il primo DPU con una CPU multi-threaded a 64 bit (64 bit) MIPS. MIPS acquisiti.
Meyer ha anche sottolineato che il chip 7nm di Wave sarà dotato di nuove funzionalità in memoria, ma non ha rivelato quali nuove funzionalità sono state aggiunte.
Tuttavia, Meyer ha detto che la tecnologia multi-threading di MIPS svolgerà un ruolo chiave nella nuova generazione di DPU attraverso l'elaborazione del flusso di dati di Wave, "Quando cariciamo, scarichiamo e ricarichiamo i dati per agenti di apprendimento automatico, hardware e più esecuzione L'architettura sarà molto efficiente. "Inoltre, la coerenza della cache di MIPS sarà un'altra importante caratteristica della nuova DPU di Wave:" Poiché la nostra DPU è un'architettura a 64 bit, è solo in MIPS e DPU. Ha anche senso comunicare con la stessa memoria in uno spazio degli indirizzi a 64 bit. "
Per le nuove funzionalità che Wave aggiungerà alla memoria, Krewell ha dichiarato: "I chip esistenti di Wave utilizzano l'Hybrid Memory Cube (HMC) di Micron e penso che i futuri chip di Wave passeranno alla memoria a banda larga ( HBM). "Ha aggiunto:" Il progetto di sviluppo futuro della HBM è migliore: l'architettura della memoria in continua evoluzione avrà un impatto sull'architettura generale del sistema ".
Karl Freund, analista senior di Moor Insights & Strategy, concorda: "Per la parte di memoria, suppongo che abbandoneranno il cubo di memoria ibrido e passeranno alla memoria a banda larga perché è più economico".
In un'intervista, Meyer ha annunciato che il nuovo DPU 7nm dovrebbe fornire prestazioni 10 volte superiori rispetto ai chip esistenti.
Ha detto: "Non dimenticare, abbiamo separato l'orologio nell'architettura DPU dal chip in precedenza." Ha sottolineato che lo spostamento avanti e indietro tra gli host causerà un collo di bottiglia, mentre nella DPU, il microcontroller integrato può caricare le istruzioni. , ridurre la potenza e il ritardo degli sprechi dell'acceleratore tradizionale. "Possiamo migliorare la potenza del transistor sul chip 7nm per migliorare le prestazioni."
Tuttavia, riserve Krewell su questo, ha detto: 'Quanto alla questione se l'onda 10 volte più progressi possono essere conseguiti in termini di prestazioni, dopo tutto, è un lungo viaggio, è necessario misurare le prestazioni ...... a seconda di come l'apprendimento automatico e Derek' Meyer ' si parla di formazione o inferenza. 'aggiunge che' aspetto ragionamento ha subito molti cambiamenti, ma anche una precisione inferiore (8 bit o meno) algoritmi da impiegare. formazione delle prestazioni dipende dalla architettura di memoria '. Tuttavia, ha anche ammesso: "io non so davvero i dettagli del piano di Wave. '
Compilare: Susan Hong