ก่อนที่จะมีข่าวดังกล่าวข้างต้น บริษัท ยักษ์ใหญ่ด้านเทคโนโลยีหลายแห่งได้ชี้แจงว่า RISC-V ได้แก่ ซัมซุง NVIDIA Western Digital (WD) เป็นต้นซึ่งไม่ค่อยสนใจอุตสาหกรรมนี้ แต่ด้วยชิพเพิ่มเติม ทำไมถึงได้รับการสนับสนุนจากผู้ผลิตเทคโนโลยีและผู้ประกอบการรายใหม่? ทำไมต้องมีสถาปัตยกรรมชุดคำสั่ง RISC-V?
Intel / Anmou เป็นสถาปัตยกรรมชุดคำสั่งที่เป็นกรรมสิทธิ์
RISC-V เป็นสถาปัตยกรรมชุดคำสั่งของโอเพนซอร์สในความเป็นจริงมันเคยเป็นชุดคำสั่งมาเป็นเวลานานในอุตสาหกรรม แต่อาจถูกเพิ่มลงในสถาปัตยกรรมเพื่อสร้างตัวอักษรสามตัวที่สามารถย่อได้ (Architecture , A) คำ
ชุดคำสั่งหมายถึงชุดของคำสั่งในพวงของภาษารวมกัน (ภาษาดั้งเดิมมากที่สุดในชิป) ชุดของคำแนะนำประกอบด้วยไม่กี่สิบหลายร้อยและคำแนะนำถ้าไมโครคอนโทรลเลอร์ ชิปไมโครโปรเซสเซอร์สามารถเรียกใช้ชุดคำสั่งได้และอีกชุดหนึ่งยังสามารถสนับสนุนการทำงานของชุดคำสั่งเดียวกันได้ด้วยโดยหลักการแล้วซอฟต์แวร์ (ซอฟต์แวร์ประกอบด้วยคำแนะนำ) ไม่จำเป็นต้องมีการเขียนใหม่และสามารถทำงานได้อย่างอิสระในสองชุด การเปลี่ยนระหว่างชิป
ในทำนองเดียวกันผู้ผลิตชิปเปิดตัวรุ่นใหม่ของชิปสำหรับประสิทธิภาพที่ดีขึ้นมักจะนำมาใช้ในรุ่นก่อนหน้าของการเรียนการสอนชุดเดียวกันหรืออย่างเข้ากันได้ แต่การเพิ่มคำสั่งใหม่ที่ดีจำนวนมากได้รับการพัฒนาเพื่อให้แน่ใจว่าซอฟต์แวร์ที่ไม่จำเป็นต้องถูกเขียนใหม่ แต่สามารถเฟส ความสามารถในการดำเนินการการลงทุนการพัฒนาซอฟต์แวร์เพื่อปกป้องลูกค้าในอดีตที่ผ่านมาการซื้อการลงทุนและการดำเนินการได้เร็วขึ้น
ปัจจุบันชิปใช้ได้ในเชิงพาณิชย์, การทำเหมืองแร่มากที่สุดหรือ Intel แขน (Arm) สถาปัตยกรรมชุดคำสั่งชุดคำสั่งสถาปัตยกรรม Intel ปกติจะเรียกว่า x86 (ในอดีตสำหรับ 8086, 80286, 80386, 80486 และอื่น ๆ ที่ส่วนท้ายของชิปหมายเลข 86 ที่ใช้ ), ไอโอวา (Intel สถาปัตยกรรม), IA-32 มเซอร์วิส (1982-2003 เป็น 32 หยวน), EM64T (ขยายหน่วยความจำ 64 เทคโนโลยี) หรือ AMD64 / x86-64 / x64 (64 รุ่น Weiyuan ของ Advanced Micro Devices เอเอ็มดีที่จะนำไปสู่การที่โดดเด่น) ฯลฯ แขนเรียกโดยตรงแขนสถาปัตยกรรมชุดคำสั่ง
สถาปัตยกรรมการสอนของ Intel และ Arm เป็นสถาปัตยกรรมที่เป็นกรรมสิทธิ์ที่ออกแบบโดย บริษัท พวกเขาจะต้องจ่ายค่าใช้งาน ISA ของ Intel ต้องซื้อชิป CPU ที่ บริษัท ขายขาย ISA ของ Arm คือการขายโดยอ้อม ISA ต้องจ่ายค่าธรรมเนียมใบอนุญาตทางเทคนิคเพียงครั้งเดียวและทุกครั้งที่มีการผลิตชิประบบจะเรียกเก็บเงินจาก Arm
อินเทลชิป x86 ISA ในเครื่องคอมพิวเตอร์เวิร์กสเตชันเซิร์ฟเวอร์ซุปเปอร์คอมพิวเตอร์และสาขาอื่น ๆ ที่ครอบงำบัญชีหลักและดังนั้นราคาของการจัดอันดับสูงในระยะยาวระบบผู้บริโภคต้องแบกค่าใช้จ่ายแม้จะเป็นจำนวนน้อยของผู้ผลิตชิปสามารถผลิตขาย x86 ISA ชิป แต่อัตราส่วนประสิทธิภาพราคาหรือมากขึ้นคือไม่สามารถใช้ได้ถ้า Intel และมีข้อ จำกัด มากราวกับว่า AMD x86 ISA สามารถนำมาใช้ แต่ถ้าหลังจากการเข้าซื้อกิจการของ บริษัท ที่เป็น x86 สิทธิในสิทธิบัตร ISA จะต้องเจรจาหรืออื่น ๆ ผู้ผลิตชิปในขณะที่ยังผลิตชิประบบ 86-เข้ากันได้ แต่ต้องจ่ายค่าลิขสิทธิ์ประจำปีให้กับ IBM, Intel เพื่อหลีกเลี่ยงการดำเนินคดีเป็นไปได้
ด้านอาร์มแขนของ ISA มีส่วนแบ่งการตลาดที่ครอบงำและยังคงขยายทุกชนิดของการใช้งานที่ฝังอยู่ในเขตของชิปมือถือ. แขนให้นุ่มหลักและฮาร์ดคอร์รูปแบบของการให้สิทธิ์ในการอนุมัติรับรองนุ่มขอรับสถาปัตยกรรมชุดคำสั่ง แกนฮาร์ดดิสก์สามารถรับวงจร wafer ที่ได้รับจากเทคโนโลยีเซรามิคบางอย่างเท่านั้น
ด้านอาร์มมีแนวโน้มที่จะให้คำสั่งฮาร์ดคอร์เป็นสิ่งที่ดีเพื่อหลีกเลี่ยงการรั่วไหลของเทคโนโลยีหลัก แต่บางวือุตสาหกรรมที่ได้รับอนุญาตให้มีการเข้าถึงนุ่มหลักเช่นวอลคอมม์ (Qualcomm) เพิ่มเติมเก็งกำไรทั่วไปแอปเปิ้ล (Apple), ซัมซุง, ฯลฯ นอกจากนี้ยังระบุไว้. ตาม GREENWAVE กล่าวในการให้สัมภาษณ์ต้องการที่จะได้รับใบอนุญาตหลักนุ่มอย่างน้อย $ 15 ล้านบาทและใช้เพียงระยะเวลาครบกําหนดจะต้องอีกครั้งได้รับอนุญาตให้พูดคุยเกี่ยวกับ
เนื่องจากเทคโนโลยีนิเวศวิทยาของ ISA เริ่มมีความสมบูรณ์มากขึ้นเมื่อมีการใช้ชิปหรือซอฟต์แวร์เป็นจำนวนมากเจ้าของสถาปัตยกรรม ISA จะถือว่าเป็นเรื่องง่ายที่จะได้รับผลกำไรในอนาคตผู้จำหน่ายชิพ (ผู้จัดจำหน่ายชิปที่ไม่มีอิสระ ISA) ผู้ขายระบบและผู้ใช้ปลายทางจะต้องประสบกับปัญหานี้ในปี 2553 ชุมชนวิชาการและอุตสาหกรรมได้ริเริ่มจัดตั้งมูลนิธิ RISC-V ขึ้นและยังคงสนับสนุน ISA โดยมีรายละเอียดทางเทคนิคที่เปิดกว้างและใบอนุญาตทางเทคนิคฟรี
จากมุมมองของระบบปฏิบัติการที่สำคัญอีกชิ้นหนึ่งในอุตสาหกรรมเทคโนโลยีสารสนเทศระบบปฏิบัติการต้น ๆ ได้รับการพัฒนาโดยผู้จำหน่ายระบบคอมพิวเตอร์พร้อมกับฮาร์ดแวร์ของตัวเองและจัดส่งพร้อมกับการขายฮาร์ดแวร์เช่น IBM หลังจากโฮสต์ IBM กระตือรือร้นที่จะตัดเข้าสู่ตลาดพีซีนำระบบปฏิบัติการของ Microsoft แล้วเปิดโหมดซอฟต์แวร์ลิขสิทธิ์เฉพาะของระบบปฏิบัติการในผู้จำหน่ายระบบต่างๆ แต่รหัสระบบปฏิบัติการยังคงเป็นของ Microsoft แล้ว Linux ขึ้น รหัสเปิดและใช้งานได้ฟรี
กระบวนการพัฒนานี้สอดคล้องกับ ISA ISA ของ Intel มาพร้อมกับชิปของตัวเอง Arm ได้รับอนุญาตจาก ISA ของผู้จัดจำหน่ายชิป แต่ทั้งหมดเป็นกรรมสิทธิ์และมีค่าใช้จ่ายและ RISC-V พยายามเลียนแบบ Linux เปิดและฟรี วิธีการพัฒนา
RISC-V ใช้ใบอนุญาต BSD
แม้ว่า RISC-V จะใช้เส้นทางแบบเปิดฟรี แต่แตกต่างจากโครงการซิลิคอนทรัพย์สินทางปัญญาแบบโอเพนซอร์สอื่น ๆ ตัวอย่างเช่นมีภาษาคำอธิบายฮาร์ดแวร์ (HDL) ของตัวเองซึ่ง ได้แก่ Chisel (สร้างฮาร์ดแวร์ในภาษาที่ใช้ Scala Embedded Language) จากการเขียนเต็มคุณสามารถเข้าใจว่ามันขึ้นอยู่กับภาษา Scala สิ่วยัง adopts นโยบายโอเพนซอร์สเมื่อเทียบกับภาษาคำอธิบายฮาร์ดแวร์ที่ใช้กันทั่วไป Verilog ใช้กันอย่างแพร่หลาย แต่มีเครื่องมือในการแปลงวงจรที่พัฒนาโดย Chisel เป็น Verilog รูปแบบแล้วปรับเปลี่ยนการออกแบบหรือรวมกับวงจรอื่น ๆ
RISC-V การทำเหมืองแร่ในใบอนุญาต BSD ใบอนุญาตมากกว่าแหล่งซอฟแวร์เปิดใบอนุญาต GPL ทั่วไปถ้าใบอนุญาต GPL นำผลการพัฒนาส่วนขยายจะต้องนำมาใช้จีพีคุณต้องเปิดรหัสที่มาของมัน (แผ่นดินใหญ่กล่าวว่ารหัสเดิม source code) แต่ผู้ประกอบการจำนวนมากต้องการที่จะรักษาความสามารถในการแข่งขัน, การพัฒนาโปรแกรมของตัวเองเป็นความลับทางการค้าและจะไม่เปิดเพื่อให้ความจริงที่ว่า Android เป็นเคอร์เนลเขียนยอมรับของระบบปฏิบัติการ Android ที่ผู้ผลิตฮาร์ดแวร์ไม่จำเป็นต้องเปิด คนขับรถของตนเพื่อรักษาความลับของตนได้มาหลาย บริษัท โทรศัพท์มือถือสนับสนุน Android
แต่ BSD ที่แตกต่างกัน BSD เปิดให้อนุญาตให้ใช้ผลของมัน แต่ขยายไปถึงการพัฒนาซอฟต์แวร์ไม่จำเป็นต้องเปิดอย่างมีนัยสำคัญสูงกว่าจีพีใจกว้าง. ในฐานะที่เป็นสำหรับการสนับสนุนคอมไพเลอร์, ซอฟแวร์, คุณมี gcc / glibc / GDB, LLVM / เสียงดังกราว, ลินุกซ์ Yocto สอบ Suite และซอฟต์แวร์อื่น ๆ
RISC-V คิดแม้จะดี แต่ถ้าการพัฒนาที่แท้จริงของประสิทธิภาพที่ดีของชิปก็ยังคงเป็นเรื่องยากที่จะแข่งขันกับ ISA เชิงพาณิชย์ซึ่งนำไปสู่มหาวิทยาลัยแห่งแคลิฟอร์เนียหน่วยวิชาการ RISC-V เบิร์กเลย์ (UC Berkeley) ได้มีการพัฒนา ชื่อจรวด (จรวด) ชิป RISC-V และจงใจเลือกเทียบ (มะเดื่อ. 2) ของกระบวนการเดียวกัน (TSMC 28nm) แกนแขนเทคโนโลยี (Cortex-A5)
ก่อนอื่นให้เปรียบเทียบความถี่นาฬิกาซึ่งทั้งสองอย่างนี้สามารถเข้าถึงได้ตั้งแต่ 1GHz ขึ้นไปซึ่งถือว่าเป็นสมรรถนะ RISC-V Rocket สามารถเข้าถึง 1.72DMIPS / MHz ซึ่งสูงกว่า Arm Cortex-A5 ประมาณ 10% ในพื้นที่เวเฟอร์ที่ครอบครองโดยแกน RISC-V Rocket มีขนาด 0.14 ตารางมิลลิเมตรเพียงครึ่งหนึ่งของ Cortex-A5 แม้ว่าจะมีหน่วยความจำแคช 16KB ก็ตาม แต่ใช้เพียง 70% ของ A5 เท่านั้น ทุกตารางมิลลิเมตรประสิทธิภาพของจรวดสามารถเข้าถึงได้ถึง 1.5 เท่าของ A5 ในแง่ของการใช้พลังงาน Rocket มีขนาดประมาณ 40% ของ A5
แต่นี้ก็ยังคงเป็นมุมมองที่ค่อนข้างแตกต่างกันเล็กน้อยจรวดนำมาใช้ 64 หยวนสถาปัตยกรรม แต่ยัง 32 หยวนรุ่น RISC-V สถาปัตยกรรมรุ่นถ้าทั้งสองของการยอมรับของรุ่น 32 หยวนหรือ 64 หยวนเป็นบุตรบุญธรรม อาจจะเปรียบเทียบเป็นธรรมมากขึ้น. นอกจากจรวดติดตามมี ORCA, PULPino แปดการดำเนินงานหลักเก้านั่นคือรากของ GAP8 PULPino ตามการพัฒนาเป็น
RISC-V นอกเหนือไปจากเทคโนโลยีหลัก MCU / CPU แต่ยังกระตือรือร้นในการพัฒนาเทคโนโลยีที่จำเป็นในการเชื่อมต่ออินเตอร์เฟซหลักวงจรคือ TileLink ในบริเวณที่รูปแบบของแขนหลักยังมาจากเวลาที่จะใช้เทคโนโลยีอินเตอร์เฟซที่เวลาอยู่กับข้อตกลงที่จำเป็นระหว่างหลักและขอบเทคโนโลยีหลักในการ จึงโปรโตคอล AMBA, รถบัส ASB, รถบัส APB ฯลฯ แต่ยังขยายต่อมายืดพัฒนา AHB, ATB, AXI, ACE, CHI เช่นอินเตอร์เฟซ
RISC-V ไม่ใช่เปิดโครงการศูนย์รวมครั้งแรก
แม้ว่า RISC-V จะได้รับความสนใจเมื่อเร็ว ๆ นี้โครงการฮาร์ดแวร์เปิด แต่มันไม่ได้เป็นเพียงหรือโครงการแรกที่ได้รับ OpenRISC, OpenSPARC ฯลฯ แต่ประเภทของโครงการนี้ได้รับความเดือดร้อนจำนวน จำกัด พัฒนาหลังจากการเปิดตัวสถาปัตยกรรม OpenRISC เก่าพัฒนาช้า 64 รุ่นหยวนของกรอบจะไม่เป็นผู้ใหญ่พอ OpenSPARC มาจากการสูญเสียอย่างค่อยเป็นค่อยไปของอัตราส่วนประสิทธิภาพราคา UltraSAPRC ประโยชน์หลังจากการเปิดของชุมชนไม่ได้ใช้งาน (รูปที่ 3)
นอกจากนี้ในบางโครงการเป็นวิชาการเกินไปสามารถทำงานในทฤษฎีของการรับรู้ความสามารถ แต่ในวงจรที่เกิดขึ้นจริงในการดำเนินการก็ไม่ได้เป็นเรื่องง่ายที่จะปรับปรุงประสิทธิภาพการทำงานลดการใช้พลังงานลดพื้นที่เวเฟอร์ ฯลฯ หรือบางโครงการไม่ง่ายที่จะนำเข้าเนื้อหาซอฟแวร์ที่มีอยู่แล้วมีคนอื่น ๆ ISA เขียนและคอมไพล์ด้วยความยากลำบาก (คนขับรถ, ตัวอย่างโปรแกรมแอพลิเคชันอื่น ๆ )
เหล่านี้ RISC-V เริ่มก่อตั้งมีดุลพินิจที่จะพิจารณาสถาปัตยกรรม zero-based และการวางแผนนิยามใหม่จะต้องใกล้เคียงกับการใช้งานในเชิงพาณิชย์นอกจากนี้ยังเป็นคู่มือความสะดวกอื่น ๆ สินทรัพย์ซอฟต์แวร์ ISA ที่มีอยู่เพื่อให้มีการลงทะเบียนเรียนในอุตสาหกรรมเซมิคอนดักเตอร์จำนวนมาก ผู้ผลิตจะมีส่วนร่วมและเพื่อให้แน่ใจว่าการพัฒนาของชุมชนพลังงาน
เป็นมูลค่าการกล่าวขวัญว่าผู้ผลิตชิปของสถาปัตยกรรมที่เป็นกรรมสิทธิ์มีการเปลี่ยนแปลงทัศนคติของพวกเขาในปีที่ผ่านมาไม่เพียง แต่ขายชิปที่สมบูรณ์แบบ แต่ยังเลียนแบบรูปแบบธุรกิจของ Arm ทำให้สามารถพัฒนาเทคโนโลยีหลักของชิปเช่นความร่วมมือของ Intel กับ TSMC ในปี 2551 เปิดใบอนุญาตหลัก x86 ซึ่งช่วยให้ผู้เล่นรายอื่นสามารถพัฒนาชิพของตนเองได้ด้วยสถาปัตยกรรม x86 หรือ NVIDIA จะเปิดใบอนุญาตหลัก GPU ในปี 2013 แต่สิทธิบัตร ISA และแนวโน้มการพัฒนาต่อไปจะยังคงเป็นผู้ค้าชิปอยู่ การมีส่วนร่วมในการกำหนดนี้ธุรกิจตราสารอนุพันธ์ยังไม่ได้ดำเนินการมาก่อน
IOT / AI เหมาะสำหรับ RISC-V
ระบบนิเวศเทคโนโลยี ISA สามารถประสบความสำเร็จคุณจะต้องได้รับประโยชน์ในลักษณะทางเทคนิคขนาดของจำนวนเงินของด้านเช่น x86 อิเนื่องจากอัตราส่วนประสิทธิภาพราคาที่จะได้รับสิ่งที่ดีที่สุดตั้งแต่เครื่องคอมพิวเตอร์และการใช้งานขนาดใหญ่และแขนพลังงานต่ำตำแหน่งประสิทธิภาพการทำงานต่อวัตต์อัตราส่วน ที่ดีเพื่อให้ได้รับบนโทรศัพท์และอุปกรณ์มือถืออื่น ๆ อุปกรณ์ฝังตัวที่ใช้ขนาดใหญ่. ดังนั้น RISC-V ยังเท่าที่เป็นไปได้ที่จะเพิ่มการบังคับใช้ของ ISA เพื่อที่ว่าในขณะที่การพัฒนาของ 32 หยวน 64 หยวนสถาปัตยกรรมที่อยู่ในโหมดการสนับสนุนในวงกว้าง ที่อยู่บิต 16/32/64/128
ในการพัฒนาที่เกิดขึ้นจริงไม่หลากหลายชนิดของการประยุกต์ใช้ในการพัฒนา, การพัฒนาดังกล่าว GREENWAVE ชิป GAP8 ที่ถูกล็อคการใช้งานเครือข่าย TSMC 55LP (พลังงานต่ำ) กระบวนการตลาดเป้าหมายและ ARM Cortex-M0 ~ M7 เกือบเดียวกัน และภาษาเทค WD บริษัท การลงทุนคือการใช้การพัฒนา RISC-V ของปัญญาประดิษฐ์ (AI) ชิปเพื่อหยวนสถาปัตยกรรม 64 การพัฒนาหลักของ 16 ET-Maxion กับ 4,096 แกน ET-Minion ที่คาดว่าจะ 7 TSMC นาโนเมตร
นอกจากนี้ผู้ผลิตชิป FPGA ไมโครยังทำให้นุ่ม-core เทคโนโลยี RISC-V RV32IM เพื่อให้นักพัฒนาชิปที่มีการประเมินเบื้องต้นและการออกแบบอนาล็อกชิป FPGA ในอนาคตถ้าคุณต้องการที่จะนำภาพยนตร์เรื่องนี้เข้าสู่การผลิตชิปในเชิงพาณิชย์เพื่อหลีกเลี่ยงค่าใช้จ่ายของประเด็นหลักที่ได้รับอนุญาต หากการทำเหมืองแร่ที่ผ่านมาการพัฒนาแขนหลักมีการออกใบอนุญาตค่าธรรมเนียมค่าสิทธิและความกังวลอื่น ๆ
นอกจากนี้ยังมีความพยายามในการอุตสาหกรรมสถาปัตยกรรม RISC-V แต่นำมาใช้เหมือนกันแขนซิลิคอนรูปแบบสิทธิในทรัพย์สินทางปัญญาเป็นอธิบายไว้ก่อนหน้า SiFive และแอนดีส SiFive วางจำหน่าย 32 หยวน (RV32) ของ E31 หลักและ 64 บิต (RV64) E51 ในแกน ได้รับการฉีดกระบวนการ 28 นาโนเมตร. อดีตล็อค Cortex-M3, M4 ตลาดแอพลิเคชันที่คล้ายกันหลังกับการวางตำแหน่งโดยประมาณ Cortex-A53 แต่ E31, E51 ไม่สนับสนุนลินุกซ์แล้วลินุกซ์ถูกนำมาใช้กันอย่างแพร่หลายในสนามฝังโดยสำหรับ SiFive ยังยก U54 / U54-MC (RV64GC) หลักที่สนับสนุนลินุกซ์ (รูปที่ 4)
ด้านแอนดีส AndeStar v5 เสนอสถาปัตยกรรม (เช่นรากตาม RISC-V) มี 32 บิตหลัก N25 NX25 หลักด้วย 64-bit, 28 นาโนเมตรที่ถูกเก็บรวบรวม HPC กระบวนการผลิตเดียวกันและต้องใช้ตรรกะน้อยที่สุดประตูเน้นการ สามารถทำได้เพียง 30,000 N25 ประตูตรรกะ NX25 เป็น 50,000. จำนวนเงินที่น้อยกว่าของประตูตรรกะพื้นที่เวเฟอร์น้อยยังเป็นสิ่งจำเป็นต้นทุนที่ต่ำกว่าหมายความว่าพร้อมที่จะประสบความสำเร็จในการผลิตชิป CEVA ยังเท่านั้น การใช้งานน้อยกว่า 20,000 ตรรกศาสตร์ประตูจะประสบความสำเร็จแบบ 32 บิต RISC V (RV32IMC) และการตั้งค่าบลูทู ธ, ชิปส่งสัญญาณ Wi-Fi
นอกจากนี้แม้ว่าจะอิงกับ RISC-V แอนดีสยังมีการปรับปรุงต่างๆเช่นใช้คำแนะนำที่กำหนดเองเพื่อลดขนาดโค้ดลง 10% ซึ่งสามารถลดความต้องการของหน่วยความจำของโปรแกรมหรือเร่งการประมวลผลทันทีเมื่อมีการขัดจังหวะ ความเร็วเหมาะสำหรับการใช้งานได้ทันทีหรือป้องกันสแต็คเพื่อป้องกันความผิดปกติหรือลดปัญหาด้านความปลอดภัย
กลุ่มสมาชิก RISC-V มีความแข็งแกร่ง
สำหรับผู้ผลิตนำมาใช้หลาย RISC-V ได้รับรายงานว่ามีอย่างรวดเร็วเกินไปนี่เป็นเพียงนกอินทรี (ควบคุมตรรกะด่วน, ฟอลคอน) ภายในหน่วยประมวลผลกราฟิก (GPU) ควบคุม NVIDIA GeForce จะนำมาใช้ใหม่เหยี่ยว RISC สถาปัตยกรรม -V, ซัมซุงก็จะถูกนำมาใช้ในชิปมือถือของตน WD ก็จะถูกใช้ในความหลากหลายของชิป. เหตุผลที่อุตสาหกรรมดังกล่าวข้างต้นอย่างจริงจังโอบกอด RISC-V เพราะไม่ได้อุตสาหกรรมจับจำนวนมากของการยอมรับหรือการขายของชิป, การทำเหมืองแร่ที่ผ่านมาแขน เทคโนโลยีหลักที่จำเป็นในการจ่ายค่าลิขสิทธิ์มากถ้าเบี่ยงเบน RISC-V จะประหยัดเงินเพื่อใช้จ่าย
รัฐบาลสหรัฐอเมริกาเรามี DARPA ได้รับการสนับสนุน บริษัท พัฒนาตามธุรกิจชิปอุปกรณ์การบินและอวกาศ RISC-V สถาปัตยกรรมกับรัฐบาลอินเดียยังขอกอด RISC-V; สถาบันการศึกษามี 35 มหาวิทยาลัยเข้าร่วมหลายคนโรงเรียนเช่นเอ็มไอที มหาวิทยาลัยพรินซ์ตันและอื่น ๆ (รูปที่ 5)
รูปแบบธุรกิจกลายเป็นกังวลมากที่สุด
RISC-V ดูเหมือนว่าจะมีการพัฒนาได้อย่างราบรื่นจนถึงขณะนี้ แต่ในความเป็นจริงมีจำนวนของความกังวลที่ซ่อนอยู่เป็นครั้งแรก RISC-V ช่วยให้ adopters เพื่อขยายคำแนะนำคำแนะนำตัวเองหากแต่ละบรรทัดจะแบ่งความเข้ากันได้ของซอฟต์แวร์จะอยู่ในตำแหน่งย้อนกลับ ระบบนิเวศซอฟต์แวร์เป็นเรื่องยากที่จะพัฒนาความสามัคคี
ใหม่ควบคุมการเปลี่ยนแปลงรูปแบบธุรกิจของผู้ประกอบการที่เป็นตัวอย่างที่ SiFive ดังกล่าวคาดหวังเดิมของรูปแบบธุรกิจที่อยู่บนพื้นฐานของสถาปัตยกรรม RISC-V ฟรีการยอมรับของลูกค้าของการออกแบบที่คณะกรรมการกำหนดเอง, ค่าออกแบบและค่าใช้จ่าย แต่เปลี่ยนในภายหลัง ค่าใช้จ่ายหลักได้รับการพัฒนาเพื่อให้บรรลุเช่นค่าใช้จ่าย E31 $ 300,000 E51 เรียกเก็บเงิน $ 600,000 (เทือกเขาแอนดีรุ่น 64 บิตมีการประกาศภายใต้ $ 1 ล้านบาท)
อนุมัติ SiFive ยังคงเป็นแขนใจกว้างกว่า 300,000 $ 600,000 ค่าใช้จ่ายเพียงครั้งเดียวแขนคือนอกเหนือไปเพียงครั้งเดียวค่าใช้จ่ายที่จะเรียกเก็บค่าลิขสิทธิ์ยังทุกชิปตัวเดียวและ RISC-V ยังคงปรับเปลี่ยนและแทนที่ด้วยฤดูใบไม้ผลิฟรี แล้วเลี้ยวและ SiFive แขนเส้นทางเหมือนกันมีความกังวลเกี่ยวกับหรือไม่ขัดกับความตั้งใจเดิมของการดำเนินการ RISC-วี
นอกจากนี้ในอดีตที่ผ่านมาการพัฒนาซอฟต์แวร์โอเพนซอร์สนอกจากปัญหาความต้านทานชุมชนพบไม่ได้ใช้งานเส้นทางของการพัฒนาตามมาของข้อพิพาทหรือการพัฒนาแยกหรือการพัฒนา แต่เส้นทางยังคงมุ่งเน้นค่อยๆผิดไปจากความตั้งใจเดิมเมื่อได้ยินหรือมูลค่าการค้า ฯลฯ สิ่งเหล่านี้สามารถเกิดขึ้นได้ในโครงการ RISC-V
ในที่สุดโรงงานไต้หวัน RISC-V ยังถือระดับสูงที่น่าสนใจเห็นว่านี่เป็นโอกาสในการพัฒนาใหม่ ๆ เช่นอุตสาหกรรมชิป TSMC มากหล่อปีใหม่นอกเดียว; เทือกเขาแอนดีไม่ติดสถาปัตยกรรมที่เป็นกรรมสิทธิ์ของตัวเองและโอบกอด RISC-V แม้สถาปัตยกรรมเข้ากันไม่ได้หรือให้ขึ้นเครื่องใหม่; MediaTek (MediaTek, MTK) ยังได้ร่วม RSIC-V มูลนิธิผู้ให้บริการการออกแบบชิปฟาราเดย์ (เดย์) ยังถือความคาดหวังของการพัฒนาใหม่