Antes de las noticias anteriores, varios gigantes tecnológicos han indicado que son RISC-V, incluidos Samsung, NVIDIA, Western Digital (WD), etc., que han prestado poca atención a la industria, pero con el chip más Cerca del uso comercial, la atención ha comenzado a aumentar. ¿Por qué la arquitectura RISC-V establece la arquitectura? ¿Por qué es gradualmente respaldada por los fabricantes de tecnología y los nuevos empresarios? Este artículo analizará esta discusión a continuación.
Intel / Anmou es una arquitectura de conjunto de instrucciones patentada
RISC-V es una arquitectura de conjunto de instrucciones de código abierto. De hecho, solía llamarse un conjunto de instrucciones durante mucho tiempo en la industria, pero puede agregarse a la arquitectura para hacer tres letras que se pueden abreviar (Arquitectura , A) palabra.
El conjunto de instrucciones se refiere a un conjunto de instrucciones en un conjunto de idiomas combinados (el lenguaje más primitivo en el chip). Un conjunto de instrucciones se compone de unas pocas docenas y cientos de instrucciones. Si un microcontrolador El chip del microprocesador puede ejecutar el conjunto de instrucciones y el otro también puede admitir la ejecución del mismo conjunto de instrucciones. En principio, el software (el software se compone de instrucciones) no necesita ninguna reescritura y puede dividirse libremente en dos. Reemplazo entre chips.
Del mismo modo, los fabricantes de chips lanzar una nueva generación de chips para un mejor rendimiento, por lo general adoptar la generación anterior del mismo conjunto de instrucciones, o totalmente compatibles, pero la adición de nuevas instrucciones, una buena parte se han desarrollado para asegurar que el software no necesita ser reescrito, pero puede eliminar la capacidad para llevar a cabo la inversión en desarrollo de software para proteger a los clientes en el pasado, la compra de la inversión, y una ejecución más rápida.
Actualmente el chip disponible comercialmente, la mayoría de minería o Intel brazo (brazo) de la arquitectura de conjunto de instrucciones, la arquitectura del conjunto de instrucciones Intel refiere comúnmente como x86 (en el pasado para el 8086, 80286, 80386, 80486 y así sucesivamente hasta el final de las 86 fichas numeradas utilizado ), IA (arquitectura Intel), IA-32 Room (1982 a 2003 fue de 32 yuanes), EM64T (Extended Memory 64 Technology) o AMD64 / x86-64 / x64 (64 Weiyuan versión de Advanced Micro Devices AMD para tomar la ventaja dominante) etc. brazo brazo directamente llama arquitectura del conjunto de instrucciones.
La arquitectura del conjunto de instrucciones de Intel y Arm son arquitecturas propietarias diseñadas por la compañía. Deben pagarse por su uso. La ISA de Intel debe comprar los chips de la CPU vendidos por la empresa. La ISA de Arm es ventas indirectas. El ISA debe pagar primero una tarifa técnica de licencia única, y luego cada vez que se produce un chip, se lo cobrará a Arm.
chips x86 ISA de Intel en el PC, estaciones de trabajo, servidores, super computadoras y otros campos abrumador cuenta principal, y por lo tanto el precio de alta graduación a largo plazo, los sistemas, los consumidores finales deben asumir el coste, aunque un pequeño número de fabricantes de chips puede producir ventas chips x86 ISA, pero la relación calidad-precio o más no está disponible si Intel, y hay muchas restricciones, como si AMD x86 ISA se puede utilizar, pero si después de la adquisición de la empresa es, los x86 ISA derechos de patente deben renegociar, u otro Aunque los fabricantes de chips también producen chips compatibles con x86, deben pagar regalías de IBM a IBM para evitar las posibles demandas de Intel.
En el lado del brazo, Arm ISA tiene una cuota de mercado abrumadora en chips de dispositivos móviles y continúa expandiéndose en una variedad de aplicaciones integradas. Arm proporciona licencias en licencias de núcleo blando y duro, y los soft cores pueden adquirir arquitecturas de conjuntos de instrucciones. El núcleo duro solo puede obtener el circuito de obleas que ha sido realizado por una cierta tecnología de proceso de semiconductores.
Brazo tiende a proporcionar licencias de núcleo duro para evitar la fuga de tecnología básica, pero algunos pesos pesados tienen acceso a licencias de núcleo blando, como Qualcomm, y generalmente se especula que Apple, Samsung, etc. también están en la lista. GreenWave dijo que quiere obtener una licencia de núcleo blando de al menos $ 15 millones, y solo por el uso del tiempo.
Dado que la ecología tecnológica del ISA se está volviendo más completa una vez que se adoptan muchos chips o software, el propietario de la arquitectura ISA será considerado como fácil de disfrutar de las ganancias en el futuro. Proveedores de chips (proveedores de chips sin autonomía ISA) Los proveedores de sistemas y los usuarios finales sufrirán. Para este fin, en 2010, la comunidad académica y de la industria inició conjuntamente el establecimiento de la Fundación RISC-V, y continuó promoviendo ISA con detalles técnicos abiertos y licencias técnicas gratuitas.
Con licencia abierta y gratuita, desde la perspectiva de otro sistema operativo de componentes clave en la industria de la tecnología de la información, el sistema operativo inicial fue desarrollado por vendedores de sistemas informáticos junto con su propio hardware, y enviado con ventas de hardware, como IBM. Después del host. IBM ansioso por ingresar al mercado de PC, adoptar el sistema operativo de Microsoft y luego abrir el modo de licencia comercial solo software del sistema operativo a través de diferentes proveedores de sistemas, pero el código del sistema operativo aún es propiedad de Microsoft y luego Linux se eleva. , el código está abierto y es de uso gratuito.
Este proceso de desarrollo corresponde a ISA, el ISA de Intel se envía con su propio chip, Arm tiene licencia en ISA del proveedor de chips, pero todos son de propiedad y cargos, y RISC-V intenta emular Linux, abierto y gratuito Forma de desarrollarse
RISC-V adopta licencia BSD
Aunque la minería RISC-V abrir una ruta libre, pero en algunos lugares diferentes a otro tipo de código de fuente abierta de proyectos de propiedad intelectual de silicio, por ejemplo, tiene su propio lenguaje de descripción de hardware (HDL), a saber, de sondeo (La construcción de hardware en un lenguaje Embedded Scala), de todo lenguaje Scala escrito a entender que se basa en convertido en, Cincel también ha adoptado una política abierta del código original. por el contrario descripción de hardware en general el lenguaje de uso común en mucho más caro que Verilog, pero hay herramientas que se pueden convertir en Cincel desarrolló circuito Formato Verilog, luego modifique su diseño o integre con otros circuitos.
RISC-V está licenciado bajo la licencia BSD, en lugar de la licencia GPL común para el software de código abierto. Si la GPL está autorizada, el desarrollo de la extensión también debe estar autorizado por la GPL. El código original debe abrirse (el continente se llama código original, Código fuente), pero muchos operadores quieren mantener una ventaja competitiva y tratar sus propios programas desarrollados como secretos comerciales en lugar de abrirlos. De hecho, Android también está reescribiendo el kernel de Linux, de modo que los proveedores de hardware que adoptan sistemas operativos Android no necesitan abrirse. Su controlador, manteniendo su confidencialidad, ha ganado numerosos servicios de telefonía móvil para Android.
Pero diferente BSD, BSD abierta para permitir el uso de sus resultados, sino que se extiende al desarrollo de software no requiere un proceso abierto, significativamente más alta que la GPL generosa. En cuanto a la ayuda del compilador, el software, usted tiene gcc / glibc / GDB, LLVM / Clang, Linux, Yocto, Verification Suite y otro software.
RISC-V concepción aunque bueno, pero si el desarrollo real de los malos resultados del chip, todavía es difícil competir con ISA comercial, lo que llevó a la Universidad de California unidades académicas RISC-V de Berkeley (UC Berkeley) ha desarrollado una cohete llamado (cohete) un RISC-V patatas fritas, y deliberadamente eligieron compararon (Fig. 2) de un mismo proceso (TSMC 28nm) núcleo ARM tecnología (Cortex-A5).
Primero frecuencia de comparación reloj, tanto hacia arriba por encima de 1 GHz, considerados lazo; en el rendimiento RISC-V Rocket hasta 1.72DMIPS / MHz, Brazo Cortex-A5 de aproximadamente el uno por ciento superior; caché negativo in vitro, sobre la aplicación de la zona central ocupada por la oblea, RISC-V Rocket sólo 0,14 milímetros cuadrados, sólo la mitad de la Cortex-A5, a pesar de que ambos contienen una capacidad de memoria caché de 16 KB, siendo sólo A5 Qi Cheng; y para por milímetro cuadrado, el rendimiento Rocket por Hertz también puede producir hasta 1,5 veces el A5; Rocket en A5 rendimiento de potencia es de aproximadamente cuatro por ciento.
Sin embargo, esto sigue siendo un punto de vista relativamente ligeramente diferente, Rocket adoptó 64 yuanes arquitectura, sino también 32 yuanes versión de arquitectura RISC-V, versión si se adoptaron ambos de la adopción de la versión de 32 yuanes o 64 yuanes , puede ser una comparación más justa. Además Rocket, el seguimiento no ORCA, Pulpino ocho, nueve aplicación del núcleo, es decir, la raíz de Pulpino basado GAP8 se convirtió en.
RISC-V además de la tecnología de núcleo / CPU MCU, sino también desarrollar activamente la tecnología necesaria para conectar núcleo circuito de interfaz, a saber TileLink, sobre la base de que el diseño de la Arm núcleo también de vez en tecnología de interfaz de tiempo con el acuerdo requerido entre el núcleo y la periferia de la tecnología de la base, por lo tanto, el protocolo AMBA, el bus de ASB, el bus APB, etc., sino también la extensión posterior que se extiende desarrollaron AHB, ATB, AXI, ACE, CHI como interfaz.
RISC-V no abierto primera forma de realización del proyecto
Aunque RISC-V está recibiendo atención recientemente proyecto de hardware abierto, pero no es el único ni el primer proyecto, que había sido OpenRISC, OpenSPARC, etc., pero este tipo de proyecto sufrió una serie de restricciones de desarrollo después de su lanzamiento, la arquitectura OpenRISC del desarrollo de edad, lento , 64 versión yuanes del marco no es lo suficientemente maduro, OpenSPARC proviene de la pérdida gradual de la relación precio-rendimiento ventaja UltraSAPRC después de la apertura de la comunidad no está activa (Figura 3).
Además, algunos proyectos son demasiado académica, puede operar en la teoría de la eficacia, pero en el circuito real para poner en práctica, no es fácil para mejorar el rendimiento, reducir el consumo de energía, reducir la superficie de la oblea, etc., o algún proyecto no es fácil importar activos de software existentes ya tienen otra ISA (controladores, programas de ejemplo, aplicaciones, etc.), es difícil de recompilar y reescribir.
Estos, RISC-V inicios tiene discrecionalidad para considerar la arquitectura de base cero y la planificación de la nueva definición, debe estar cerca de la implantación comercial es también práctica guía de otros activos de software ISA existentes, por lo que hay muchos industria de creación de semiconductores Las grandes empresas participan juntas y aseguran que la comunidad desarrolle energía.
Vale la pena mencionar que la arquitectura exclusiva de los fabricantes de chips en los últimos años, un cambio de actitud, no sólo vender fichas completas, han comenzado a seguir el ejemplo de modelo de negocio de brazo permite la tecnología de núcleo de chips autorizado para la reurbanización uso humano, tales como Intel y TSMC cooperación en 2008 abierta mandato básico x 86 para permitir que otros operadores para desarrollar sus propios chips de arquitectura x86, o núcleo de la GPU NVIDIA abrir su autorización en 2013 y así sucesivamente, pero este tipo de mandato de la patente ISA y la consiguiente tendencia de desarrollo sigue estando dominado por los fabricantes de chips, en lugar de Participación en la formulación, este negocio derivado no se ha llevado a cabo hasta el momento.
IoT / AI es adecuado para RISC-V
Un ecosistema de tecnología ISA puede tener éxito, usted debe obtener ventajas en las características técnicas, la magnitud de la cantidad de aspectos, tales como la ISA x86 debido a la relación precio-rendimiento para obtener la mejor, ya que los lugares de PC y el uso a gran escala, y el brazo de baja potencia, el rendimiento por vatio relación bueno, a fin de obtener en el teléfono y otros dispositivos móviles, dispositivos integrados, el uso a gran escala. por lo tanto RISC-V también la medida de lo posible para maximizar la aplicabilidad de la ISA, por lo que, si bien el desarrollo de 32 yuanes, 64 yuanes arquitectura, abordando modo también un amplio apoyo Direccionamiento 16/32/64/128 bit.
En desarrollo real, hace varios tipos de aplicación se encuentran en desarrollo, el mencionado chip de GAP8 desarrollo GreenWave que está bloqueado aplicaciones de redes, TSMC 55LP procesos (de bajo consumo), el mercado objetivo y ARM Cortex-M0 ~ M7 casi el mismo y Esperanto Tech WD sociedad de inversión, es el uso de desarrollo RISC-V de chip de inteligencia artificial (AI), a 64 yuanes arquitectura, el desarrollo de un núcleo de 16 ET-Maxion con 4.096 núcleos de ET-Minion, se espera que Use el proceso TSMC de 7 nanómetros.
Por otra parte los fabricantes de chips FPGA Microsemi también hizo soft-core tecnología RISC-V RV32IM, por lo que los desarrolladores de chips con la evaluación inicial y el diseño analógico chip FPGA, en el futuro si usted quiere poner la película en una producción de chips comerciales, para evitar el costo de las cuestiones fundamentales autorizada, En el pasado, si se desarrolla Arm core, existen tarifas de licencia, primas y otras preocupaciones.
Hay también los intentos de la industria a la arquitectura RISC-V, pero adopta el modelo de licencia propiedad intelectual mismo silicio Arm, como se describió previamente SiFive y Andes, SiFive Release 32 yuanes (RV32) de E31 núcleo y 64 bits (RV64) E51 en el núcleo se inyección proceso de 28 nanómetros. la antigua cerradura Cortex-M3, M4 mercado aplicación similar, este último con Cortex-A53 posicionamiento aproximado, pero E31, E51 no es compatible con Linux, a continuación, Linux es ampliamente utilizado en el campo incrustado mediante, por SiFive también planteado núcleo U54 / U54-MC (RV64GC) que soporta Linux (Figura 4).
El aspecto Andes AndeStar v5 se propone la arquitectura (es decir RISC-V basado en la raíz) mismo proceso de fabricación HPC, contiene 32 bits núcleo N25 NX25 núcleo con 64 bits, se recogieron 28 nm, y requiere un mínimo de lógica de puertas énfasis en se puede lograr, N25 sólo 30.000 puertas lógicas, NX25 fue 50.000. la menos cantidad de puertas lógicas, también se necesita la zona de oblea menos, los medios disponibles un menor costo para lograr la producción de chips, CEVA también solamente uso de menos de 20.000 puertas lógicas logrará 32-bit RISC-V (RV32IMC), y el establecimiento de Bluetooth, el chip transceptor Wi-Fi.
Además, a pesar de que se basa en RISC-V, pero aún así sus diversos fortalecimiento de los Andes, tales como el uso de la contabilidad de la cantidad de instrucciones de código personalizados causar una reducción del 10%, por lo que el programa puede reducir los requisitos de memoria, o acelerar el procesamiento de tiempo real se produce interrupción Velocidad, más adecuada para aplicaciones inmediatas, o protección de la pila para evitar el mal funcionamiento o reducir los problemas de seguridad.
La alineación de miembros de RISC-V es fuerte
Para los fabricantes adoptan muchas RISC-V ha informado de que, con demasiado rápido aquí sólo como águila (controlador lógico rápido, Falcon) en el procesador del controlador NVIDIA GeForce gráficos (GPU), adoptará el nuevo Falcon RISC arquitectura -V, Samsung también será utilizado en su chip de móvil, WD también será utilizado en una variedad de fichas. la razón por la industria mencionada abrazar con fuerza RISC-V, ya que sin ella, la industria captó una gran cantidad de adopción o venta de fichas pasado minero del brazo El núcleo tiene que pagar una enorme tarifa técnica, y si se cambia a RISC-V, ahorrará mucho dinero.
El gobierno de los Estados Unidos, tenemos el chip equipos aeroespaciales con base RISC-V arquitectura de empresa de desarrollo de negocio financiado por DARPA con el gobierno de la India también abrazar fuertemente RISC-V, las instituciones académicas, hay 35 universidades se unen, muchos de ellos escuelas, tales como el MIT, Universidad de Princeton, etc. (Figura 5).
El modelo comercial se convierte en la mayor preocupación
RISC-V parece haberse desarrollado sin problemas hasta ahora, pero de hecho, hay una serie de preocupaciones ocultas. Primero, RISC-V les permite a los adoptantes extender las instrucciones de definición. Si cada línea dividirá la compatibilidad del software, estará en una posición atrasada. El ecosistema de software es más difícil para el desarrollo de la cohesión.
Otro nuevo cambio de modelo de negocio de los empresarios al ejemplo SiFive antes mencionado, las expectativas originales del modelo de negocio se basa en una arquitectura RISC libre-V, la aceptación del cliente de la comisión para requisitos particulares, honorarios de diseño y cargas, sino que se transforma más tarde El núcleo del núcleo desarrollado se cobra $ 300,000 por el E31 y $ 600,000 por el E51 (la versión de 64 bits de Andes reclama menos de $ 1 millón).
autorización SiFive sigue siendo generosa Brazo de 300.000, $ 600.000 costos de una sola vez, el brazo es, además de una sola vez los costos también se pagan regalías por cada chip único, y RISC-V todavía modificar y reemplazarlo con el resorte libre Sin embargo, SiFive recurrió a la misma ruta que Arm, y también le preocupaba si había violado la intención original de RISC-V.
Además, en el pasado el desarrollo de software de código abierto, además de las dificultades encontradas resistencia de la comunidad no está activo, la ruta del desarrollo posterior de la controversia, o el desarrollo de división, o el desarrollo, pero la ruta sigue centrada desvió gradualmente de la intención original cuando oído o del valor comercial, etc, éstos son también probable que ocurra en el proyecto RISC-V.
Por último, la fábrica de Taiwán por RISC-V también tienen un alto grado de interés, ver esto como una nuevas oportunidades de desarrollo, como TSMC industria de los chips para obtener más elenco de Año Nuevo una sola exterior; Andes no se pega a su propia arquitectura central propietaria y abrazar RISC-V incluso la arquitectura incompatibles ni renunciar a la nueva máquina; MediaTek (MediaTek, MTK) también se unieron RSIC-V Fundación; chip de proveedor de servicios de diseño de Faraday (Faraday) también tienen expectativas del nuevo desarrollo.