ニュースの前に、多くの技術の巨人は、RISC-Vの後ろに示しサムスン（サムソン）、NVIDIA、ウィッテン（ウェスタンデジタル、WD）など、この業界がされている散発的な注目を集め、含まれますがより多くのチップであります商用利用の近くに、注意が改善し始めた。RISC-Vの命令セット・アーキテクチャなぜ？徐々に支援技術の巨人と新しい起業家を受賞した理由は？この記事では、この分析を説明します。
Intel / Anmouは独自の命令セットアーキテクチャ
RISC-Vは、過去に、実際には、唯一の命令セット（命令セット）と呼ばれる長い時間のために、業界のオープンソースコードの命令セットアーキテクチャであるが、おそらく（アーキテクチャアーキテクチャを構成するために追加することができます3文字の省略形を作るために、A）単語。
命令セットとは、多数の組み合わせ言語（チップ上で最も基本的な言語）の命令セットを指します。一連の命令は、数十から数百の命令で構成されています。マイクロコントローラ基本的に、ソフトウェア（命令で構成されるソフトウェア）は書き換えを必要とせず、自由に2つにすることができます。チップ間の交換。
同様に、チップのメーカーは通常、または完全に互換性がなく、新しい命令を追加し、同じ命令セットの前の世代を採用し、パフォーマンス向上のためのチップの新世代を立ち上げ、良い多くのソフトウェアを書き換える必要はありませんが、位相できることを保証するために開発されています過去に顧客を保護するためのソフトウェア開発への投資を実行する能力、投資を購入し、より速く実行。
現在市販されているチップ、最も採鉱またはIntelアーム（ARM）命令セットアーキテクチャ、インテル命令セットアーキテクチャは、一般的に使用される86番のチップの端部にように8086、80286、80386、80486のために過去に（x86のと呼ばれ）、IA（インテル・アーキテクチャ）、IA-32ルーム（1982 2003 32元だった）、EM64T（Extended Memory 64 Technology）をまたはAMD64 / x86-64で/ x64の（リード優位を取るためのアドバンスト・マイクロ・デバイスAMDの64 Weiyuan版）等陰謀は直接アーム命令セットアーキテクチャと呼ばれる。
ARMとIntelの命令セットアーキテクチャは、同社が達成するためにCPUチップを販売して購入するために、使用するインテルのマルチISAを納付しなければならない業界の独自の特許取得済みの独自のアーキテクチャ設計に属し、鉱業ISA間接販売の腕、チップのメーカーが採用したいですOKそのISAは、まず、各チップは、プレミアム腕を頂戴いたします生み出す、一回の技術ライセンス料を支払わなければなりません。
PCでIntelのx86のISAチップ、ワークステーション、サーバ、スーパーコンピュータやその他のフィールドプライマリアカウント圧倒的なので、長期的に高い順位、システム、半導体メーカーの数が少ないの販売を生成することができますが、最終消費者は、費用を負担しなければならないの価格x86のISAチップが、コストパフォーマンス以上は、Intelの場合は使用できません、とAMDのx86 ISAを使用することができているかのように多くの制限がありますが、同社が買収した後、x86のISAの特許権を再交渉しなければならない場合、または他のチップメーカーもx86互換のチップを生産していますが、インテルの訴訟を避けるために米国の特許権使用料をIBMに支払う必要があります。
Arm側では、ARMのISAはモバイルデバイスチップで圧倒的な市場シェアを誇り、さまざまな組み込みアプリケーションへの展開を続けています。ARMはソフトおよびハードコアライセンスでライセンスを提供し、ソフトコアは命令セットアーキテクチャを取得できます。ハードコアは、特定の半導体プロセス技術によって実現されたウェハ回路しか得ることができない。
腕はコア技術の漏れを避けるためにハードコアライセンスを提供する傾向がありますが、クアルコムなどのソフトコアライセンスにアクセスできる大手のユーザーもいますし、Apple、Samsungなどもリストされていると一般的に推測されています。 GreenWaveは、最低でも1500万ドルのソフトコアライセンスを取得したいとしている。
チップ・ベンダー（ISA自律性を持たないチップベンダー）は、チップ・ベンダー（ISAの自律性を持たないチップベンダー）は、将来的に利益を享受することが容易であると見なされます。このため、2010年には、学界と産業界が共同でRISC-V財団の設立を開始し、公開された技術的な詳細と無償の技術ライセンスでISAを引き続き推進しました。
例えばIBMのメインフレームなど、すでに情報技術産業から、このモードの開発に向けて、オペレーティングシステムの観点の他の主要コンポーネント、以前のオペレーティングシステムが一致するように、独自のハードウェアおよび事業開発とコンピュータシステムであり、ハードウェアの販売と一緒に出荷され、オープンかつフリーのライセンスPC市場にカットするために熱心にIBM、マイクロソフト（マイクロソフト）は、オペレーティングシステムの採用により、その後、別のシステムのオペレーティングシステム・ソフトウェア・ライセンスモデル事業全体に回しますが、コードはまだMicrosoftが独占的に持っているオペレーティングシステムですが、Linuxの台頭後にした後ホスト、コードはオープンで自由に使用できます。
この開発は、インテルのISAは、独自のチップと一緒に出荷されISAに対応し、アームは、クロスライセンスのチップサプライヤーISAですが、料金は、閉じられ、排他的だったRISC-Vは、Linuxをエミュレートするように努めながら、オープンで自由を採用します開発の道。
RISC-VはBSDライセンスを採用
RISC-Vはオープンなルートを採用していますが、他のオープンソースのシリコン知的財産プロジェクトとは異なります。例えば、Chisel（Scala Embedded Languageでハードウェアを構築する）という独自のハードウェア記述言語（HDL）を持っています。一般的に使用されているハードウェア記述言語と比較して、Verilogが広く使用されていますが、Chiselによって開発された回路を次のように変換するツールがあります。 Verilogフォーマットを使用し、そのデザインを変更するか、他の回路と統合します。
ライセンスをBSDライセンスのRISC-Vマイニングは、オープンソースソフトウェアの共通GPLライセンスは、採用GPLライセンスの場合は、拡張機能の開発成果もGPLを採用しなければならないのではなく、あなたがそのソースコード（本土を開く必要があり、元のコードは、言いましたソースコード）が、多くの事業者は、競争力、企業秘密など、独自のプログラムの開発を維持したいと開いていないだろう、そうAndroidはLinuxカーネルは、Androidオペレーティングシステムの採用を書き換えているという事実は、ハードウェア・ベンダーは、開く必要はありませんその機密性を保持しているそのドライバは、Android用の多数の携帯電話サポートを獲得しました。
しかし、別のBSDは、オープンBSDは必要ありません。その結果の使用を許可しますが、ソフトウェアの開発に拡張するためにGPL寛大よりも大幅に高い。、オープンコンパイラ、ソフトウェアのサポートについては、あなたが持っているのgcc / glibcの/ GDB、LLVM /クラン、 Linuxでは、Yocto、検証スイートおよびその他のソフトウェア。
カリフォルニア大学の学術単位バークレー校のRISC-V（UCバークレー校）を主導している、良い、しかし、チップのパフォーマンスの低下の実際の開発ならば、商用ISAと競合することは依然として困難であるがRISC-Vの概念を開発しました（図2）と同じプロセス（TSMCの28nmの）ARMコア（のCortex-A5）技術を比較したロケット（ロケット）RISC-Vチップ名前、および意図的選びました。
第1比較クロック周波数の両方最大1GHz以上、ネクタイを考え、性能RISC-Vロケットアップ1.72DMIPS / MHzで、アームのCortex-A5で約パーセント高いより、インビトロでのネガティブキャッシュウェハ、RISC-Vロケットの両方が16キロバイトのキャッシュメモリの容量、まだのみA5チーチェンが含まれているにもかかわらず、ちょうど0.14平方ミリメートル、のCortex-A5の半分だけ、によって占められるコア領域の実装上、及びへ1平方ミリメートルごとに、ロケットの性能はA5の1.5倍に達することができます。ロケットは消費電力の点でA5の約40％です。
Rocketは64ビットアーキテクチャを採用していますが、RISC-Vも32ビットアーキテクチャを採用しています（32ビットまたは64ビットの両方のバージョンが使用されている場合）。 Rocketに加えて、ORCA、PULPinoなどの8,9実装コアがあります。前述のGAP8はPULPinoに基づいています。
MCU / CPUコア技術に加えて、RISC-Vだけでなく、積極的に、コア技術をコアと周辺部との間に必要な契約を有するコアアームのレイアウトはまた、その時々インターフェース技術敷地インターフェース回路コア、すなわちTileLinkを接続するために必要な技術を開発従ってAMBAプロトコル、ASBバス、APBバス、等だけでなく、その後の拡張は、AHB、ATB、AXI、ACE、インタフェース等CHIを開発延びます。
RISC-Vは最初のオープンプロジェクトではありません
RISC-Vは、最近の注目オープンハードウェアのプロジェクトを取得しているが、それはなどOpenRISC、OpenSPARC、されていた、のみ、または最初のプロジェクトではありませんが、プロジェクトのこのタイプは、打ち上げ後の現像制約の数、古い、遅い開発のOpenRISCアーキテクチャを負ったが、 、フレームワークの64元のバージョンが十分に成熟していないコミュニティの開口部が（図3）アクティブではありません後、OpenSPARCは、コストパフォーマンスUltraSAPRCの優位性が徐々に失わから来ています。
さらに、いくつかのプロジェクトは、あまりにも学術ある有効性の理論に動作することができますが、実装するために実際の回路では、など、パフォーマンスを向上させ、消費電力を削減、ウェハ面積を縮小することは容易ではない、またはいくつかのプロジェクトがすでに他のISAを持っている既存のソフトウェア資産をインポートすることは容易ではありません、書き換え及び困難（ドライバ、サンプルプログラム、アプリケーション、等）を用いて再コンパイル。
これらの、RISC-Vの開始は、ゼロベースのアーキテクチャを検討する裁量権を持っており、新しい定義を計画し、商用の実装に近くなければならないことは、便利なガイド他の既存のISAソフトウェア資産である、非常に多くの当初の半導体産業がありますメーカーが参加する、とエネルギー社会の発展を確保します。
これは、近年の半導体メーカーの排他的なアーキテクチャは、態度の変化は、だけでなく、完全なチップを販売することを言及する価値がある、腕のビジネスモデルの例に従うことを始めているが、このような2008年にインテルとTSMCの協力として、ヒトでの使用の再開発のための認可チップのコア技術を可能にオープンのx86コア任務は、他の事業者が自らのx86アーキテクチャチップを開発できるようにする、またはNVIDIAのGPUコアはように2013年にその承認を開いて、しかし、ISA特許とその後の開発動向に任務のこの種はまだのではなく、半導体メーカーによって支配されています製剤に参加し、これを大幅にデリバティブ取引を行っていません。
IoT / AI RISC-Vに適しています
ISA技術のエコシステムは、あなたがPCや大規模な使用、および低消費電力のアームの場所以来、最高を得ることにより、コストパフォーマンスに、技術的な特徴で、このようなx86のISAなどの側面、量の規模を利点を得る必要があり、成功することができワット性能比RISC-VはISAの適用性を最大限に引き出すため、32ビット64ビットアーキテクチャも開発されており、アドレッシング方式も幅広くサポートされています。 16/32/64/128ビットアドレス指定。
実際の開発では、さまざまな種類のアプリケーションの開発であり、ネットワーキングアプリケーションをロックされている前述のGreenWave開発GAP8チップ、TSMC 55LP（低消費電力）プロセス、ターゲット市場とアームのCortex-M0〜M7ほぼ同じことをそしてエスペラントテックWDの投資会社、人工知能（AI）チップのRISC-Vの開発の使用は、64元のアーキテクチャに、ET-ミニオンの4096個のコアを16 ET-Maxionのコアを開発、と予想されていますTSMC 7 nmプロセスを使用してください。
あなたが認可コアの問題のコストを回避するために、商用チップ製造にフィルムを入れたい場合はさらに、FPGAチップメーカーMicrosemi社はまた、将来的には、初期評価およびFPGAチップのアナログ設計とそのチップの開発者ので、ソフトコアRISC-VテクノロジのRV32IMを作りました過去の採掘ARMコアの開発した場合、ライセンス料、ロイヤルティ及びその他の懸念があります。
そこRISC-Vアーキテクチャの業界の試みもあるが、以前にコア内E31コアと64ビットのSiFiveおよびアンデス、SiFiveリリース32元（RV32）（RV64）E51に記載されるように、同じ腕のシリコン知的財産ライセンスモデルを採用します前者のロックのCortex-M3、M4同様のアプリケーション市場のCortex-A53近似位置決め後者。注射28ナノメートルプロセスであるが、E31、E51は、Linuxをサポートしていない場合、Linuxが広くSiFiveため、によって埋め込ま分野で使用されていますまたLinuxのサポートU54 / U54-MC（RV64GC）コア（図4）を調達しました。
アンデス態様AndeStar V5が（すなわち、ルートベースのRISC-V）、32ビット・コアN25 NX25コア64ビットとを含んでいる、28 Nmが収集されたHPC同じ製造プロセスアーキテクチャを提案し、そして上の最小の論理ゲート強調を必要とされています、N25のみ3万論理ゲートを達成することができ、NX25は50,000だった。論理ゲートの少ない、少ないウェハ面積も必要とされ、低コストのチップの生産を達成するために利用可能な手段、CEVAだけ20,000未満の論理ゲートの使用は、32ビットRISC-V（RV32IMC）を達成し、ブルートゥース、無線LANトランシーバ・チップの設定であろう。
また、それはRISC-Vに基づいて、それでも、このようなカスタム・コード命令の量を占めての使用などの様々な強化アンデスは、10％の低下を引き起こすので、プログラムがメモリ要件を減らすことができているものの、またはリアルタイム割り込み処理が発生した加速スピード、リアルタイム・アプリケーションのためのより適切な、または誤動作を防止したり、情報セキュリティ上の問題を軽減するためにスタックを保護します。
RISC-Vのメンバーの強力なラインナップ
メーカーにとって多くのRISC-VのみNVIDIA GeForceグラフィックスプロセッサ（GPU）コントローラ内の鷲（ファスト・ロジック・コントローラ、ファルコン）として、ここであまりにも迅速で、新しいファルコンRISCを採用する、ことが報告されている採用-Vアーキテクチャは、サムスンはまた、自分の携帯のチップに使用される、WDはまた、チップの様々な使用されます。それなしで、業界はチップの採用や販売の多くをキャッチするので、上記の産業を激しくRISC-Vを受け入れる理由、アーム過去の採掘流用RISC-Vを過ごすためにお金を節約する場合は、巨大なロイヤリティを支払うために必要なコア技術。
米国政府は、我々はインド政府が強くRISC-Vを採用して、航空宇宙機器チップRISC-VのアーキテクチャをベースとDARPAが資金を提供する事業開発会社を持って、学術機関が、そのようなMITなど35校の大学が参加し、それらの多くの学校では、ありますプリンストン大学など（図5）。
ビジネスモデルが最大の心配に変わる
第1に、RISC-Vは、アダプターが定義命令そのものを拡張することを可能にします。各ラインがソフトウェア互換性を分割すると、それは後退することになります。ソフトウェアエコシステムは、開発を結束させることがより困難です。
前述のSiFive例に別の新しい起業家のビジネスモデルチェンジ、ビジネスモデルの本来の期待は手数料カスタム設計、デザインの手数料および料金の顧客の検収、無料のRISC-Vのアーキテクチャに基づいていますが、後から変換され、コア電荷は、E31充電$ 300,000 $ 600,000充電E51は（アンデス64ビットバージョン$ 1万人以上が下に宣言されている）として、実現するために開発されました。
SiFive承認がまだ30万より寛大なアームで、アームは、ワンタイム・コストに加えて、ある$ 600,000人1回限りのコストが、また、すべてのシングルチップ用料を請求され、RISC-Vは、まだ無料春とそれを修正して置き換えますしかし、SiFiveはArmと同じルートになっており、RISC-Vの本来の意図に違反しているかどうかも心配していました。
など聞いたことまたは商業的価値際に加えて、過去にオープンソースソフトウェアの開発は、遭遇したコミュニティの抵抗がアクティブでない難しさに加えて、紛争の続く現像、または分割開発、または開発が、ルートのルートはまだ徐々に本来の意図から外れ焦点を当てて、これらはまた、RISC-Vプロジェクトで発生する可能性があります。
最後に、RISC-Vのための台湾の工場はまた、より多くの新年のキャストのために、このようなTSMCチップ業界などの新しい開発の機会、単一の外としてこれを参照して、関心の高さを保持し、アンデスは、独自のコア・アーキテクチャに固執し、RISC-Vを採用しません。でも、互換性のないアーキテクチャも新しいマシンをあきらめ、メディアテック（MediaTekの、MTK）もRSIC-V財団に入社し、チップ設計サービスプロバイダファラデー（ファラデー）も、新開発の期待を保持します。