Prima delle notizie di cui sopra, un certo numero di giganti della tecnologia hanno indicato che sono RISC-V, tra cui Samsung, NVIDIA, Western Digital (WD), ecc., Che ha prestato poca attenzione al settore, ma con il chip in più Vicino all'utilizzo commerciale, l'attenzione ha iniziato ad aumentare perché le istruzioni RISC-V impostano l'architettura, perché viene gradualmente supportata dai produttori di tecnologia e dai nuovi imprenditori?
Intel / Anmou è un'architettura di istruzioni proprietaria
RISC-V è un'architettura di istruzioni di codice open source, infatti, era chiamata da tempo Instruction Set per un lungo periodo nel settore, ma può essere aggiunta all'architettura per fare tre lettere che possono essere abbreviate (Architecture , A) parola.
Il set di istruzioni si riferisce a un insieme di istruzioni in un gruppo di linguaggi combinati (il linguaggio più primitivo sul chip) .Un set di istruzioni è composto da poche decine e centinaia di istruzioni. Il chip del microprocessore può eseguire il set di istruzioni e l'altro può supportare l'esecuzione dello stesso insieme di istruzioni.In principio, il software (il software è composto da istruzioni) non ha bisogno di alcuna riscrittura e può essere liberamente in due. Sostituzione tra chip.
Allo stesso modo, i produttori di chip stanno introducendo una nuova generazione di chip con prestazioni migliori che in genere utilizzano lo stesso set di istruzioni della generazione precedente o sono completamente compatibili, ma aggiungono nuove istruzioni per garantire che molti dei software sviluppati non debbano essere riscritti. Applicazione per proteggere gli investimenti passati di sviluppo software dei clienti, acquistare investimenti ed eseguire più rapidamente.
La maggior parte dei chip attualmente sul mercato utilizza l'architettura di set di istruzioni di Intel o Amim.L'architettura di set di istruzioni di Intel è generalmente chiamata x86 (in passato era usata per serie di chip che terminavano con 86 numeri, come 8086, 80286, 80386, 80486, ecc.) ), IA (Intel Architecture), IA-32 (32 bit tra il 1982 e il 2003), EM64T (Extended Memory 64 Technology) o AMD64 / x86-64 / x64 (versione a 64 bit guidata da AMD AMD) Ecc. La cospirazione è chiamata direttamente l'architettura dell'insieme di istruzioni del braccio.
Braccio e Intel set di istruzioni appartengono al proprio disegno architettura proprietaria brevettata del settore deve pagare per utilizzare, di Intel multi-ISA di acquistare l'azienda vende chip della CPU al fine di conseguire, braccio del ISA mineraria vendite indirette, i produttori di chip vogliono adottare OK la sua ISA deve prima pagare una tassa di licenza la tecnologia di una volta, allora ogni producono un chip verrà addebitato un braccio premio.
di chip x86 ISA di Intel nel PC, workstation, server, computer super e altri campi schiacciante account principale, e quindi il prezzo di alta classifica a lungo termine, i sistemi, i consumatori finali devono sostenere i costi, anche se un piccolo numero di produttori di chip in grado di produrre le vendite di chip x86 ISA, ma il rapporto qualità-prezzo o più non è disponibile se Intel, e ci sono molte restrizioni, come se può essere utilizzato AMD x86 ISA, ma se dopo l'acquisizione della società è, x86 ISA diritti di brevetto devono rinegoziare, o altro produttori di chip, mentre anche la produzione di sistema a chip x86-compatibili, ma deve pagare un canone annuale di IBM, Intel per evitare possibili contenziosi.
Sul lato Arm, ARM's ISA ha una quota di mercato travolgente in chip di dispositivi mobili e continua ad espandersi in una varietà di applicazioni embedded.Arm fornisce licenze in licenze soft e hard core, e core soft possono acquisire architetture di set di istruzioni. Il nucleo duro può ottenere solo il circuito di wafer che è stato realizzato da una determinata tecnologia di processo a semiconduttore.
Braccio tende a fornire licenze hard core per evitare la perdita di tecnologia principale, ma alcuni pesi massimi hanno accesso alle licenze soft core, come Qualcomm, ed è generalmente ipotizzato che Apple, Samsung, ecc. Siano anche elencati. GreenWave ha detto che vuole ottenere una licenza soft core di almeno $ 15 milioni, e solo per un uso nel tempo.
Poiché l'ecologia tecnologica dell'ISA sta diventando sempre più completa una volta che vengono adottati molti chip o software, il proprietario dell'architettura ISA sarà considerato facile da godere di profitti in futuro.Venditori di chip (fornitori di chip senza autonomia ISA) I fornitori di sistemi e gli utenti finali ne soffriranno tutti.A tal fine, nel 2010, la comunità accademica e industriale ha avviato congiuntamente l'istituzione della Fondazione RISC-V e ha continuato a promuovere ISA con dettagli tecnici aperti e licenze tecniche gratuite.
Licenze aperte e gratuite, dal punto di vista di un altro sistema operativo di componenti chiave nel settore delle tecnologie dell'informazione, il sistema operativo iniziale è stato sviluppato dai fornitori di sistemi informatici insieme al proprio hardware e fornito con vendite di hardware, come IBM Dopo l'host, IBM desidera entrare nel mercato dei PC, adottare il sistema operativo di Microsoft e quindi aprire la modalità di licenza commerciale solo software del sistema operativo tra diversi fornitori di sistemi, ma il codice del sistema operativo è ancora di proprietà di Microsoft, quindi Linux aumenta. , il codice è aperto e gratuito.
Questo processo di sviluppo corrisponde a ISA, l'ISA di Intel viene fornito con un proprio chip, Arm è concesso in licenza attraverso l'ISA del fornitore di chip, ma sono tutti proprietari e caricati e RISC-V tenta di emulare Linux, aperto e gratuito Modo di sviluppare.
RISC-V adotta la licenza BSD
Sebbene RISC-V adotti un percorso libero aperto, è diverso da altri progetti di proprietà intellettuale in silicio open source, ad esempio, ha il proprio linguaggio di descrizione dell'hardware (HDL), che è Chisel (Costruire l'hardware in un linguaggio integrato di Scala). Dalla scrittura completa, si può capire che si basa sul linguaggio Scala. Anche Chisel adotta la politica open source Rispetto al linguaggio di descrizione hardware comunemente usato, Verilog è ampiamente utilizzato, ma ci sono strumenti per convertire il circuito sviluppato da Chisel in Formato Verilog, quindi modificarne il design o integrarlo con altri circuiti.
RISC-V mineraria su licenza BSD licenza, piuttosto che il software open source licenza comune GPL, se licenza GPL adottata, i risultati di sviluppo interno deve anche adottare il GPL, è necessario aprire il suo codice sorgente (la terraferma, ha detto che il codice originale, il codice sorgente), ma molti operatori vogliono mantenere un vantaggio competitivo, lo sviluppo dei propri programmi come un segreto commerciale e non si apriva, quindi il fatto che Android è il kernel Linux riscrivere l'adozione del sistema operativo Android, produttori di hardware non necessario aprire Il suo autista, conservando la sua riservatezza, ha vinto numerosi supporti di telefonia mobile per Android.
Ma diverso BSD, BSD aperta per consentire l'uso dei suoi risultati, ma si estende allo sviluppo di software non richiede un dialogo aperto, significativamente superiore al GPL generoso. Per quanto riguarda il supporto del compilatore, software, avete gcc / glibc / GDB, LLVM / Clang, Linux, Yocto, verifica Suite e altri software.
RISC-V concepimento, anche se buono, ma se l'effettivo sviluppo delle scarse prestazioni del chip, è ancora difficile competere con ISA commerciale, che ha portato l'Università della California unità accademiche RISC-V di Berkeley (UC Berkeley) ha sviluppato una chiamato razzo (rocket) un chip RISC-V, e deliberatamente scelto confrontati (fIG. 2) dello stesso processo (TSMC 28nm) core ARM tecnologia (Cortex-A5).
Innanzitutto, confronta la frequenza di clock, che può raggiungere entrambi 1GHz o superiore, che è considerata come un pareggio, in termini di prestazioni, il RISC-V Rocket può raggiungere 1.72DMIPS / MHz, che è circa il 10% più alto di Arm Cortex-A5; Nell'area del wafer occupata dal core, il razzo RISC-V è solo 0,14 millimetri quadrati, solo la metà del Cortex-A5, anche se entrambi contengono 16 KB di memoria cache, solo il 70% di A5 viene utilizzato. Ogni millimetro quadrato, le prestazioni di Rocket possono raggiungere 1,5 volte quella di A5. In termini di consumo di energia, Rocket rappresenta circa il 40% di A5.
Tuttavia, questo confronto ha ancora un piccolo punto d'appoggio: Rocket adotta un'architettura a 64 bit, ma RISC-V ha anche un'architettura a 32 bit, se vengono utilizzate entrambe le versioni a 32 o 64 bit. forse un confronto più equo: oltre a Rocket, ci sono 8,9 core di implementazione come ORCA, PULPino, ecc. Il GAP8 sopra menzionato è basato su PULPino.
Oltre alla tecnologia core MCU / CPU, RISC-V sviluppa attivamente anche la tecnologia di interfaccia di base necessaria per il core, ovvero TileLink. La ragione è che Arm fornisce anche le tecnologie ei protocolli di interfaccia necessari tra core e core e periferiche oltre alle tecnologie core. Pertanto, ci sono accordi AMBA, barre dei bus ASB, barre degli autobus APB, ecc., E successivamente ampliati per sviluppare AHB, ATB, AXI, ACE, CHI e altre interfacce.
RISC-V non è il primo progetto aperto
Anche se RISC-V sta ottenendo l'attenzione di recente progetto hardware aperto, ma non è l'unico o il primo progetto, era stato OpenRISC, OpenSPC, ecc, ma questo tipo di progetto ha subito una serie di restrizioni di sviluppo dopo il lancio, l'architettura OpenRISC di vecchio, lento sviluppo , 64 la versione di yuan del quadro non è abbastanza matura, OpenSPC deriva dalla graduale perdita di rapporto prezzo prestazioni vantaggio UltraSAPRC dopo l'apertura della comunità non è attivo (Figura 3).
Inoltre, alcuni progetti sono troppo accademici e teoricamente funzionali, ma se implementati come circuiti effettivi, non è facile migliorare le prestazioni, ridurre il consumo energetico, ridurre l'area dei wafer, ecc. Oppure alcuni progetti non sono facili da importare risorse software già disponibili in altri ISA. (driver, programmi di esempio, applicazioni, ecc.), è difficile ricompilare e riscrivere.
Tutti i precedenti, RISC-V è stato considerato all'inizio della sua creazione.La nuova definizione della pianificazione dell'architettura da zero deve essere vicina all'implementazione commerciale ed è anche conveniente guidare le risorse software di altri ISA esistenti.Tuttavia, molte industrie di semiconduttori sono state istituite sin dal suo inizio. Le grandi aziende partecipano insieme e assicurano che la comunità sviluppi energia.
Vale la pena ricordare che l'architettura esclusiva di produttori di chip negli ultimi anni, un cambiamento negli atteggiamenti, non solo vendere i chip completi, hanno cominciato a seguire l'esempio del modello di business del braccio consente tecnologia di base di chip che possono essere impiegate riqualificazione umana, come Intel e TSMC cooperazione nel 2008 aperto mandato fondamentale x86 concedere ad altri operatori di sviluppare i propri chip architettura x86, o GPU NVIDIA aprire l'autorizzazione nel 2013 e così via, ma questo tipo di mandato al brevetto ISA e il successivo sviluppo tendenza è ancora dominato da produttori di chip, anziché partecipare alla formulazione, questo non è significativamente condurre in derivati.
IoT / AI sono adatti per RISC-V
Un ecosistema tecnologico ISA può avere successo e deve avere vantaggi in termini di caratteristiche tecniche e di scala. Ad esempio, l'ISA x86 ha il miglior rapporto prezzo prestazioni ed è ampiamente utilizzato dal PC, mentre il braccio è a basso consumo, rapporto potenza / watt. Pertanto, è ampiamente utilizzato su dispositivi mobili come telefoni cellulari e dispositivi embedded, pertanto RISC-V massimizza anche l'applicabilità di ISA, pertanto viene sviluppata anche l'architettura a 32 bit a 64 bit e il metodo di indirizzamento è ampiamente supportato. Indirizzamento 16/32/64/128 bit.
Nello sviluppo attuale, fa vari tipi di applicazione sono in fase di sviluppo, il suddetto circuito integrato GAP8 sviluppo GreenWave che è bloccata applicazioni di rete, TSMC 55LP processi (a bassa potenza), il mercato di riferimento e del braccio Cortex-M0 ~ M7 quasi lo stesso e Esperanto Tech WD società di investimento, è l'uso di RISC-V sviluppo dell'intelligenza artificiale (aI) circuito integrato, a 64 yuan architettura, sviluppando un nucleo di 16 ET-Maxion con 4.096 nuclei di ET-Minion, dovrebbe Utilizzare il processo a 7 nanometri TSMC.
Inoltre i produttori di chip FPGA Microsemi anche fatto soft-core tecnologia RISC-V RV32IM, in modo che gli sviluppatori di chip con la valutazione iniziale e la progettazione analogica di chip FPGA, in futuro, se si vuole mettere il film in una produzione di chip commerciale, al fine di evitare il costo di questioni fondamentali autorizzato, In passato, se lo sviluppo del nucleo Arm, ci sono tasse di licenza, premi e altre preoccupazioni.
C'è anche i tentativi settore all'architettura RISC-V, ma adotta la proprietà intellettuale modello di licenza silicio stesso braccio, come precedentemente descritto SiFive e Ande, SiFive uscita 32 Yuan (RV32) del nucleo E31 e 64 bit (RV64) E51 nel nucleo sono iniezione processo 28 nanometri. ex blocco Cortex-M3, M4 simile mercato delle applicazioni, quest'ultima con Cortex-A53 posizionamento approssimativo, ma E31, E51 non supporta Linux, allora Linux è ampiamente usato nel campo embedded, per SiFive Viene anche proposto il nucleo U54 / U54-MC (RV64GC), che supporta Linux (Figura 4).
Andes ha anche proposto l'architettura di AndeStar v5 (ovvero root basata su RISC-V), inclusi core N25 a 32 bit e core NX25 a 64 bit, adottando anche un processo HPC a 28 nm, e ha sottolineato che sono necessarie solo poche porte logiche. Si può realizzare che N25 necessita solo di 30.000 porte logiche e NX25 di 50.000: meno si utilizza la porta logica, minore è l'area di wafer, il che significa che il chip può essere realizzato e prodotto a un costo inferiore. Il RISC-V a 32 bit (RV32IMC) viene implementato utilizzando 20.000 in meno delle porte logiche ed è impostato per l'utilizzo in Bluetooth, chip ricetrasmittenti Wi-Fi.
Inoltre, anche se si basa su RISC-V, ma ancora suoi vari rafforzamento Ande, come l'uso di contabilizzare la quantità di istruzioni di codice personalizzate causano una riduzione del 10%, in modo che il programma può ridurre i requisiti di memoria, o accelerare l'elaborazione in tempo reale si verifica interrupt velocità, più adatto per applicazioni in tempo reale, o per proteggere la pila per evitare malfunzionamenti o ridurre i problemi di sicurezza delle informazioni.
membri RISC-V scaletta forte
Per i produttori di adottare molti RISC-V è stato riferito che, con troppo veloce qui solo come un'aquila (Logic Controller veloce, Falcon) all'interno del processore grafico NVIDIA GeForce regolatore (GPU), adotterà il nuovo Falcon RISC architettura -V, Samsung sarà utilizzato anche nella loro cellulare chip WD verrà utilizzato anche in una varietà di chip. motivo l'industria suddetta vigorosamente abbracciare RISC-V perché senza di essa, l'industria preso un sacco di adozione o vendita di chip, estrazione passato Braccio la tecnologia di base necessaria per pagare enormi royalties, se deviato RISC-V sarà il risparmio di denaro da spendere.
Il governo degli Stati Uniti, abbiamo la base di apparecchiature aerospaziali di chip RISC-V architettura DARPA-finanziato società di sviluppo del business con il governo indiano anche fortemente abbracciare RISC-V; istituzioni accademiche, ci sono 35 università uniscono, molte delle quali scuole, come il MIT, Princeton University, ecc (Figura 5).
Il modello di business diventa la più grande preoccupazione
RISC-V sviluppo finora apparentemente liscio, ma in realtà è visualizzata una serie di preoccupazioni, prima RISC V consentire mineraria in proprio per estendere Walker ampliare la definizione di istruzione, se la compatibilità del software genererà modo loro divisi i ranghi della posizione arretrata L'ecosistema software è più difficile per lo sviluppo della coesione.
Un altro nuovo cambiamento del modello di business imprenditori alla già citata ad esempio SiFive, le aspettative originali del modello di business è basato su un'architettura libera RISC-V, cliente l'accettazione del progetto personalizzato commissione, commissioni e spese di progettazione, ma poi trasformata la carica di base è stato sviluppato per raggiungere, come ad esempio la carica E31 $ 300.000, E51 pagare $ 600.000 (Andes versione a 64 bit è dichiarato meno di $ 1 milione).
autorizzazione SiFive è braccio ancora generoso di 300.000, $ 600.000 i costi una tantum, Arm è in aggiunta a una tantum i costi sono anche pagano royalties per ogni singolo chip, e RISC-V ancora modificare e sostituire con la molla libera poi girare e SiFive Braccio percorso identico, c'è preoccupazione circa se o meno in contrasto con l'intenzione originale dell'attuazione RISC-V.
Inoltre, in passato lo sviluppo di software open source, oltre alle difficoltà di resistenza comunità incontrate non è attiva, il tracciato del successivo sviluppo della controversia, o lo sviluppo spaccatura, o di sviluppo, ma il percorso è ancora focalizzata gradualmente deviato dalla intenzione originale quando si ascolta o valore commerciale, ecc, questi sono anche probabile che si verifichi il progetto RISC-V.
Infine, Taiwan fabbrica per RISC-V anche in possesso di un elevato grado di interesse, vedere questo come una nuova opportunità di sviluppo, come TSMC settore dei chip per più getto di Capodanno un unico esterno; Ande non si attacca alla propria architettura di base proprietaria e abbracciare RISC-V anche architettura incompatibile né rinunciare alla nuova macchina; MediaTek (MediaTek, MTK) anche aderito RSIC-V Foundation; chip di fornitore di servizi di progettazione Faraday (Faraday) anche tenere aspettative del nuovo sviluppo.