समाचार से पहले, वहाँ कई प्रौद्योगिकी दिग्गज, RISC-वी के पीछे दिखाने सैमसंग (Samsung), NVIDIA Witten (पश्चिमी डिजिटल, WD) और इतने पर, इस उद्योग में किया गया है छिटपुट ध्यान, शामिल हैं, लेकिन अधिक चिप्स के साथ कर रहे हैं वाणिज्यिक उपयोग के करीब है, ध्यान क्यों? क्यों धीरे-धीरे समर्थन प्रौद्योगिकी दिग्गजों और नए उद्यमियों जीता? इस लेख इस विश्लेषण पर चर्चा करेंगे सुधार करने के लिए शुरू कर दिया। RISC-वी अनुदेश सेट वास्तुकला।
इंटेल / शाखा विशेष अनुदेश सेट वास्तुकला
RISC-वी एक खुला स्रोत कोड अनुदेश सेट वास्तुकला, वास्तव में, अतीत में एक लंबे समय केवल अनुदेश सेट (इंस्ट्रक्शन सेट) कहा जाता है के लिए उद्योग है, लेकिन शायद एक तीन अक्षर संक्षिप्त नाम जो वास्तुकला बनाने के लिए जोड़ा जा सकता है बनाने के लिए (वास्तुकला , ए) शब्द।
अनुदेश समुच्चय एक ढेर (ऑन-चिप बुनियादी की मूल भाषा) का एक संग्रह विधानसभा भाषा निर्देश को संदर्भित करता है, एक अनुदेश सेट कम से कम दस के एक नंबर, सिंथेटिक अनुदेश सेट के सैकड़ों के रूप में कई, अगर एक माइक्रोकंट्रोलर है , निष्पादन योग्य निर्देश सेट के माइक्रोप्रोसेसर चिप सेट, और एक दूसरे को सिद्धांत रूप में अनुदेश सेट समर्थन का एक ही सेट को क्रियान्वित करने, इसलिए हो सकता है, सॉफ्टवेयर अर्थात किसी भी परिवर्तन के बिना, दो में स्वतंत्र रूप से (अर्थात, कॉन्फ़िगर निर्देशों का एक सेट लेने के लिए) चिप्स के बीच प्रतिस्थापन।
इसी तरह, चिप निर्माताओं बेहतर प्रदर्शन के लिए चिप्स की एक नई पीढ़ी का शुभारंभ, आम तौर पर एक ही अनुदेश सेट की पिछली पीढ़ी को अपनाने, या पूरी तरह से संगत लेकिन नए निर्देश जोड़ने, एक अच्छा कई सुनिश्चित करना है कि सॉफ्टवेयर फिर से लिखा होने की जरूरत नहीं है, लेकिन चरण कर सकते हैं विकसित किया गया है क्षमता सॉफ्टवेयर विकास निवेश प्रदर्शन करने के लिए अतीत में ग्राहकों की रक्षा के लिए, निवेश, और तेजी से निष्पादन खरीदने।
वर्तमान में व्यावसायिक रूप से उपलब्ध चिप, सबसे खनन या इंटेल शाखा (शाखा) अनुदेश सेट वास्तुकला, इंटेल अनुदेश सेट वास्तुकला आमतौर पर 86 के रूप में (अतीत में 8086, 80286, 80386, 80486 के लिए इतने पर इस्तेमाल किया 86 गिने चिप्स के अंत करने के लिए भेजा और ), आइए (इंटेल आर्किटेक्चर), IA-32 कमरे (1982 2003 के लिए 32 युआन) था, EM64T (विस्तारित मेमोरी 64 तकनीक) या AMD64 / x86-64 / 64 (उन्नत माइक्रो डिवाइसेस एएमडी के 64 Weiyuan संस्करण नेतृत्व प्रमुख लेने के लिए) आदि शाखा सीधे शाखा अनुदेश सेट वास्तुकला कहा जाता है।
इंटेल और आर्म के निर्देश सेट आर्किटेक्चर कंपनी द्वारा डिजाइन किए गए स्वामित्व वाले आर्किटेक्चर हैं। उन्हें उपयोग के लिए भुगतान किया जाना चाहिए। इंटेल के आईएसए को कंपनी द्वारा बेचे गए सीपीयू चिप्स को खरीदना होगा। आर्म का आईएसए अप्रत्यक्ष बिक्री है। आईएसए को पहले एक बार तकनीकी लाइसेंस शुल्क का भुगतान करना होगा, और फिर जब भी चिप का उत्पादन होता है, तो उसे आर्म द्वारा चार्ज किया जाएगा।
पीसी में इंटेल के 86 ईसा चिप, वर्कस्टेशन, सर्वर, सुपर कंप्यूटरों और अन्य क्षेत्रों प्राथमिक खाते को रोके, और इसलिए लंबे समय तक उच्च रैंकिंग, सिस्टम, अंत उपभोक्ताओं, खर्च वहन हालांकि चिप निर्माताओं की एक छोटी संख्या की बिक्री उत्पादन कर सकते हैं चाहिए की कीमत 86 ईसा चिप है, लेकिन कीमत प्रदर्शन अनुपात या उससे अधिक है, तो इंटेल उपलब्ध नहीं है, और कई प्रतिबंध के रूप में यद्यपि एएमडी 86 ईसा इस्तेमाल किया जा सकता है, वहाँ रहे हैं, लेकिन अगर अधिग्रहण कंपनी है के बाद, 86 ईसा पेटेंट अधिकार फिर से बातचीत करना चाहिए, या अन्य चिप निर्माताओं, जबकि यह भी प्रणाली x86- संगत चिप का निर्माण, लेकिन संभव मुकदमेबाजी से बचने के लिए आईबीएम, इंटेल के वार्षिक रॉयल्टी का भुगतान करना होगा।
आर्म साइड पर, आर्म के आईएसए में मोबाइल डिवाइस चिप्स में भारी बाजार हिस्सेदारी है और विभिन्न प्रकार के एम्बेडेड अनुप्रयोगों में विस्तार करना जारी है। आर्म नरम और हार्ड कोर लाइसेंस में लाइसेंस प्रदान करता है, और सॉफ्ट कोर निर्देश सेट आर्किटेक्चर प्राप्त कर सकते हैं। हार्ड कोर केवल वेफर सर्किट प्राप्त कर सकता है जिसे एक निश्चित अर्धचालक प्रक्रिया प्रौद्योगिकी द्वारा महसूस किया गया है।
आर्म कोर टेक्नोलॉजी रिसाव से बचने के लिए हार्ड कोर लाइसेंस प्रदान करता है, लेकिन कुछ हेवीवेइट्स में क्वालकॉम जैसे सॉफ्ट कोर लाइसेंस तक पहुंच होती है, और आमतौर पर अनुमान लगाया जाता है कि ऐप्पल, सैमसंग इत्यादि भी सूचीबद्ध हैं। ग्रीनवेव ने कहा कि वह कम से कम $ 15 मिलियन का सॉफ्ट कोर लाइसेंस प्राप्त करना चाहता है, और केवल समय के उपयोग के लिए।
अगर वहाँ चिप्स का एक बहुत या सॉफ्टवेयर का एक बहुत ईसा को अपनाने के लिए है, ईसा प्रौद्योगिकी पारिस्थितिकी तंत्र तेजी से मजबूत पूरा, ईसा वास्तुकला भविष्य मालिक के रूप में आसानी से लाभ, चिप निर्माताओं (कोई ईसा स्वायत्तता चिप निर्माता) काटते कर सकते हैं माना जाता है क्योंकि , प्रणाली प्रदाताओं, अंत उपयोगकर्ताओं शिकार होते हैं। इस 2010 के अंत शैक्षणिक और औद्योगिक सह-स्थापना की RISC-वी फाउंडेशन को, ईसा के तकनीकी विवरण लाइसेंस एक खुली और मुक्त प्रौद्योगिकी को आगे बढ़ाने के लिए जारी रखा।
ओपन और मुक्त लाइसेंस, पहले से ही सूचना प्रौद्योगिकी उद्योग से इस विधा के विकास की दिशा, देखने के ऑपरेटिंग सिस्टम बिंदु के एक और प्रमुख घटक, पहले ऑपरेटिंग सिस्टम का अपना हार्डवेयर और व्यवसाय विकास से मिलान करने के साथ एक कंप्यूटर प्रणाली है, और आईबीएम मेनफ्रेम के रूप में हार्डवेयर की बिक्री, के साथ एक साथ भेज दिया की मेजबानी के बाद आईबीएम पीसी बाजार में कटौती करने के लिए उत्सुक, माइक्रोसॉफ्ट (Microsoft) ऑपरेटिंग सिस्टम को अपनाने, तो अलग प्रणाली के ऑपरेटिंग सिस्टम सॉफ्टवेयर लाइसेंस मॉडल व्यापार भर में बदल जाते हैं, लेकिन अभी भी कोड ऑपरेटिंग सिस्टम माइक्रोसॉफ्ट एक विशेष है, लेकिन लिनक्स के उदय के बाद , खुले और कोड लाइसेंस।
इस विकास ईसा, इंटेल ईसा अपने स्वयं के चिप्स के साथ एक साथ भेज दिया जाता है से मेल खाती है, शाखा एक क्रॉस लाइसेंस अपने चिप आपूर्तिकर्ताओं ईसा है, लेकिन शुल्क बंद कर दिया और अनन्य थे, RISC-वी लिनक्स का अनुकरण करने की मांग की है, जबकि एक खुली और मुक्त अपनाने विकास।
RISC-वी खनन BSD लाइसेंस
RISC-वी खनन मुक्त मार्ग खोलने, लेकिन कुछ स्थानों सिलिकॉन बौद्धिक संपदा परियोजनाओं के अन्य ओपन सोर्स कोड से अलग, उदाहरण के लिए, यह अपने आप ही हार्डवेयर वर्णन भाषा (एचडीएल) है हालांकि, अर्थात् छेनी (एक स्काला एंबेडेड भाषा में निर्माण हार्डवेयर), सब लिखा स्काला भाषा से समझने के लिए इसे में, छेनी भी मूल कोड का एक खुला नीति अपनाई है विकसित पर आधारित है। इसके विपरीत सामान्य हार्डवेयर वर्णन भाषा में सामान्यतः Verilog की तुलना में अधिक महंगा में प्रयोग किया जाता है, लेकिन वहाँ उपकरण आप परिवर्तित कर सकते हैं में छेनी सर्किट विकसित कर रहे हैं Verilog प्रारूप, और फिर उनके डिजाइन को संशोधित करने या अन्य सर्किट के साथ एकीकृत।
लाइसेंस प्राप्त BSD लाइसेंस पर RISC-वी खनन के बजाय खुला स्रोत सॉफ्टवेयर आम जीपीएल लाइसेंस, अगर अपनाया जीपीएल लाइसेंस, विस्तार विकास परिणाम भी जीपीएल अपनाने चाहिए, आप इसके स्रोत कोड (मुख्य भूमि खोलना होगा, मूल कोड ने कहा, स्रोत कोड) है, लेकिन कई ऑपरेटरों की प्रतिस्पर्धा में बढ़त, एक व्यापार रहस्य के रूप में अपने स्वयं के कार्यक्रमों के विकास को बनाए रखना चाहते हैं और खुले नहीं होता है, तो तथ्य यह है कि एंड्रॉयड लिनक्स कर्नेल Android ऑपरेटिंग सिस्टम को अपनाने पुनर्लेखन है, हार्डवेयर विक्रेताओं को खोलने के लिए की जरूरत नहीं है इसके चालक, इसकी गोपनीयता को बनाए रखने, प्राप्त किया है कई मोबाइल फोन कंपनियों एंड्रॉयड समर्थन करते हैं।
लेकिन अलग बीएसडी बीएसडी खुला उसके परिणामों के उपयोग की अनुमति है, लेकिन सॉफ्टवेयर के विकास के लिए प्रदान करने के लिए की आवश्यकता नहीं है एक खुला, जीपीएल उदार तुलना में काफी अधिक। संकलक, सॉफ्टवेयर का समर्थन के रूप में, आपके पास जीसीसी / glibc / GDB, LLVM / बजना, लिनक्स, yocto, सत्यापन सुइट और अन्य सॉफ्टवेयर।
RISC-वी गर्भाधान अच्छा हालांकि, लेकिन अगर चिप के खराब प्रदर्शन का वास्तविक विकास, यह अभी भी कठिन है वाणिज्यिक ईसा, जो कैलिफोर्निया विश्वविद्यालय के नेतृत्व में साथ प्रतिस्पर्धा करने के शैक्षिक इकाइयों बर्कले (यूसी बर्कले) की RISC-वी विकसित किया गया है एक नामित रॉकेट (रॉकेट) एक RISC-वी चिप्स, और जानबूझ कर की तुलना में चुना (fig। 2) एक ही प्रक्रिया (TSMC 28nm) शाखा कोर (Cortex-ए 5) प्रौद्योगिकी के।
प्रदर्शन RISC-वी रॉकेट ऊपर 1.72DMIPS में / मेगाहर्ट्ज, शाखा कॉर्टेक्स- ए 5 के बारे में एक प्रतिशत से अधिक;, इन विट्रो में नकारात्मक कैश प्रथम तुलना घड़ी आवृत्ति, दोनों ऊपर 1GHz ऊपर, टाई माना वेफर, RISC-वी रॉकेट सिर्फ 0.14 वर्ग मिलीमीटर, कॉर्टेक्स-ए 5 का केवल आधा है, भले ही दोनों एक 16KB कैश स्मृति क्षमता, अभी भी केवल A5 क्यूई चेंग को शामिल के कब्जे में कोर क्षेत्र के कार्यान्वयन पर, और करने के लिए वर्ग मिलीमीटर प्रति, हर्ट्ज प्रति रॉकेट प्रदर्शन भी 1.5 गुना ए 5 का उत्पादन कर सकता; शक्ति प्रदर्शन A5 पर रॉकेट के बारे में चार प्रतिशत है।
बहरहाल, यह अभी भी एक अपेक्षाकृत थोड़ा अलग दृष्टिकोण है, रॉकेट अपनाया 64 युआन वास्तुकला, लेकिन यह भी 32 युआन RISC-वी वास्तुकला संस्करण, अगर संस्करण की गोद लेने के दोनों 32 युआन या 64 युआन अपनाया गया संस्करण , हो सकता है और अधिक निष्पक्ष तुलना। रॉकेट इसके अलावा, अनुवर्ती वहाँ ORCA, PULPino आठ, नौ कोर कार्यान्वयन, अर्थात् GAP8 आधारित PULPino की जड़ में विकसित हुआ।
MCU / सीपीयू कोर प्रौद्योगिकी के अलावा RISC-वी, लेकिन यह भी सक्रिय रूप से प्रौद्योगिकी इंटरफेस सर्किट कोर, कनेक्ट करने के लिए की जरूरत को विकसित अर्थात् TileLink, इस आधार पर कि समझौते कोर और कोर प्रौद्योगिकी के लिए परिधि के बीच आवश्यक के साथ समय-समय इंटरफ़ेस प्रौद्योगिकी के लिए कोर शाखा के लेआउट, इसलिए AMBA प्रोटोकॉल, ASB बस, APB बस, आदि, लेकिन यह भी बाद में विस्तार AHB, ATB, AXI, ऐस, इंटरफ़ेस की तरह ची विकसित विस्तार।
आरआईएससी-वी पहली खुली परियोजना नहीं है
RISC-वी ध्यान हाल ही में खुला हार्डवेयर परियोजना हो रही यद्यपि है, लेकिन यह केवल या पहली परियोजना, OpenRISC, OpenSPARC, आदि किया गया था नहीं है, लेकिन परियोजना के इस प्रकार शुरुआत के बाद विकास प्रतिबंध के एक नंबर, पुराने, धीमी गति से विकास की OpenRISC वास्तुकला का सामना करना पड़ा , ढांचे के 64 युआन संस्करण परिपक्व नहीं है, OpenSPARC समुदाय के उद्घाटन के बाद मूल्य प्रदर्शन अनुपात UltraSAPRC लाभ का ह्रास से आता है सक्रिय (चित्रा 3) नहीं है।
इसके अलावा कुछ परियोजनाओं भी शैक्षिक हैं, प्रभावकारिता के सिद्धांत पर काम कर सकते हैं, लेकिन लागू करने के लिए वास्तविक सर्किट में, यह प्रदर्शन में सुधार करने, बिजली की खपत को कम करने, वेफर क्षेत्र को कम, आदि आसान नहीं है, या किसी परियोजना पहले से ही विद्यमान सॉफ्टवेयर संपत्ति आयात करने के लिए है अन्य ईसा आसान नहीं है , फिर से लिखने और कठिनाई (ड्राइवरों, नमूना कार्यक्रम, आवेदन, आदि) के साथ पुनः संकलित करें।
ये, RISC-वी स्थापना के शून्य आधारित वास्तुकला और योजना बना नई परिभाषा पर विचार करने के विवेक है, वाणिज्यिक कार्यान्वयन के करीब होना चाहिए भी सुविधाजनक गाइड अन्य मौजूदा ईसा सॉफ्टवेयर संपत्ति है, इतने सारे स्थापना के अर्धचालक उद्योग देखते हैं निर्माताओं भाग लेने के लिए, और ऊर्जा समुदाय के विकास सुनिश्चित करने के लिए।
यह उल्लेख है कि हाल के वर्षों में चिप निर्माताओं के अनन्य वास्तुकला, व्यवहार में बदलाव, न केवल पूरा चिप्स बेचने के लायक है, शाखा के व्यापार मॉडल के उदाहरण का अनुसरण करने के लिए शुरू कर दिया है जैसे 2008 में इंटेल और TSMC सहयोग के रूप में मानव उपयोग के पुनर्विकास, के लिए अधिकृत चिप मूल प्रौद्योगिकी की अनुमति देता है खुला 86 कोर जनादेश अन्य ऑपरेटरों को अपने स्वयं के x86 आर्किटेक्चर चिप्स विकसित करने के लिए NVIDIA GPU कोर 2013 में अपनी प्राधिकरण खोलने के लिए और इतने पर अनुमति देने के लिए, या, लेकिन ईसा पेटेंट और बाद में विकास की प्रवृत्ति के लिए जनादेश के इस प्रकार अभी भी बजाय, चिप निर्माताओं का प्रभुत्व है निर्माण में भाग लेते हैं, यह काफी डेरिवेटिव व्यापार का संचालन नहीं किया है।
IoT / ऐ RISC-V के लिए उपयुक्त हैं
एक ईसा प्रौद्योगिकी पारिस्थितिकी तंत्र सफल हो सकता है, आप इस तरह के 86 ईसा के रूप में पहलुओं की राशि का पैमाने मूल्य प्रदर्शन अनुपात की वजह से, सबसे अच्छा प्राप्त करने के लिए पीसी और बड़े पैमाने पर उपयोग करते हैं, और कम बिजली शाखा स्थानों के बाद से तकनीकी विशेषताओं में लाभ हासिल करना होगा,, प्रदर्शन प्रति वाट अनुपात अच्छा, तो फोन और अन्य मोबाइल उपकरणों, एम्बेड उपकरणों पर मिलता है, बड़े पैमाने पर इस्तेमाल करते हैं। इसलिए RISC-वी भी जहाँ तक संभव हो ईसा की प्रयोज्यता अधिकतम करने के लिए है, इसलिए है कि जब तक 32 युआन, 64 युआन वास्तुकला, मोड भी व्यापक समर्थन को संबोधित करने का विकास 16/32/64/128 बिट संबोधित करते हुए।
वास्तविक विकास में,, ऊपर उल्लिखित GREENWAVE विकास GAP8 चिप कि नेटवर्किंग अनुप्रयोगों लॉक होता है, TSMC 55LP (कम पावर) प्रक्रियाओं, लक्ष्य बाजार और शाखा कॉर्टेक्स- एम 0 ~ M7 लगभग एक ही आवेदन के विभिन्न प्रकार के विकास में हैं करता है और एस्पेरान्तो टेक WD निवेश कंपनी, कृत्रिम बुद्धि (AI) चिप के RISC-वी विकास के उपयोग, 64 युआन वास्तुकला के लिए है, ईटी मिनियन के 4,096 कोर के साथ 16 ईटी maxion के एक प्रमुख विकास, होने की उम्मीद है 7 TSMC नैनोमीटर।
इसके अलावा FPGA चिप निर्माताओं Microsemi भी बनाया नरम कोर RISC-वी प्रौद्योगिकी RV32IM, इसलिए प्रारंभिक आकलन और FPGA चिप अनुरूप डिजाइन, भविष्य यदि आप एक वाणिज्यिक चिप उत्पादन में फिल्म डाल करने के लिए, अधिकृत कोर मुद्दों की लागत से बचना चाहते हैं में से है कि चिप डेवलपर्स, अतीत खनन शाखा कोर विकास है, वहाँ की फीस, रॉयल्टी और अन्य चिंताओं को लाइसेंस कर रहे हैं।
वहाँ भी RISC-वी वास्तुकला के लिए उद्योग का प्रयास है, लेकिन एक ही शाखा सिलिकॉन बौद्धिक संपदा लाइसेंस मॉडल, जैसा कि पहले E31 कोर और 64 बिट (RV64) की SiFive और एंडीज, SiFive रिलीज 32 युआन (RV32) वर्णित कोर में अपनाने E51 इंजेक्शन 28 नैनोमीटर प्रक्रिया। पूर्व ताला कॉर्टेक्स- एम 3, एम 4 समान आवेदन बाजार, कॉर्टेक्स-A53 अनुमानित स्थिति के साथ बाद, लेकिन E31, E51 लिनक्स का समर्थन नहीं करता है, तो लिनक्स व्यापक रूप से एम्बेडेड क्षेत्र में से, प्रयोग किया जाता है कर रहे हैं SiFive के लिए भी U54 / U54-एम सी (RV64GC) कोर कि लिनक्स (चित्रा 4) का समर्थन करता है उठाया।
एंडीज पहलू AndeStar v5 वास्तुकला का प्रस्ताव है (अर्थात जड़ आधारित RISC V), 64-बिट के साथ 32-बिट कोर N25 NX25 कोर में शामिल है, 28 एनएम एकत्र किए गए थे एचपीसी ही निर्माण की प्रक्रिया, और पर न्यूनतम लॉजिक गेट जोर की आवश्यकता है प्राप्त किया जा सकता, N25 केवल 30,000 लॉजिक गेट, NX25 50,000 था। लॉजिक गेट की कम मात्रा, कम वेफर क्षेत्र भी जरूरी है, कम लागत चिप्स के उत्पादन प्राप्त करने के लिए उपलब्ध मतलब है, CEVA भी केवल कम से कम 20,000 लॉजिक गेट के उपयोग के 32-बिट RISC-V (RV32IMC) को प्राप्त करने, और ब्लूटूथ, वाई-फाई ट्रांसीवर चिप के लिए सेटिंग होगा।
इसके अलावा, हालांकि यह RISC-वी पर आधारित है, लेकिन अभी भी इसके विभिन्न एंडीज, इस तरह के कस्टम कोड निर्देश की राशि के लिए लेखांकन के उपयोग के रूप में 10% की कमी के कारण मजबूत बनाने, इसलिए कार्यक्रम स्मृति आवश्यकताओं को कम कर सकते हैं, या में तेजी लाने के वास्तविक समय के प्रसंस्करण बाधा उत्पन्न होती है गति, तत्काल अनुप्रयोगों के लिए अधिक उपयुक्त; या खराब होने से रोकने या सुरक्षा समस्याओं को कम करने के लिए ढेर की सुरक्षा।
आरआईएससी-वी सदस्य लाइनअप मजबूत है
निर्माताओं के लिए अपनाने कई RISC-वी बताया गया है कि, भी यहां त्वरित केवल ईगल (फास्ट तर्क नियंत्रक, फाल्कन) NVIDIA GeForce ग्राफिक्स प्रोसेसर (GPU) नियंत्रक के भीतर के रूप में के साथ, नए फाल्कन RISC अपनाएगा वी वास्तुकला, सैमसंग को भी अपने मोबाइल चिप में इस्तेमाल किया जाएगा, WD भी चिप्स की एक किस्म में इस्तेमाल किया जाएगा। कारण है कि उपर्युक्त उद्योग सख्ती अतीत शाखा क्योंकि इसके बिना, उद्योग गोद लेने या चिप्स की बिक्री का एक बहुत पकड़ा RISC-वी को गले लगाने, खनन मूल प्रौद्योगिकी विशाल रॉयल्टी का भुगतान करना है, अगर बँट RISC-वी पैसा खर्च करने की बचत हो जाएगा की आवश्यकता है।
संयुक्त राज्य सरकार, हम भारत सरकार के साथ DARPA से वित्त पोषित व्यापार विकास कंपनी आधारित एयरोस्पेस उपकरण चिप RISC-वी वास्तुकला भी दृढ़ता से गले लगाने RISC-वी है, उनमें से कई स्कूलों, इस तरह के एमआईटी के रूप में शैक्षणिक संस्थानों, वहाँ 35 विश्वविद्यालयों में शामिल होने के कर रहे हैं, प्रिंसटन विश्वविद्यालय, आदि (चित्रा 5)।
बिजनेस मॉडल सबसे बड़ी चिंता में बदल जाता है
RISC-V अब तक उचित रूप में चिकनी विकास, लेकिन वास्तव में चिंता का एक नंबर दिखाई देते हैं, पहले RISC-वी खनन अपने दम पर विस्तार करने के लिए वाकर अनुदेश की परिभाषा का विस्तार, अगर सॉफ्टवेयर की अनुकूलता उत्पन्न होगा अपने अपने तरीकों से पिछड़े स्थिति की श्रेणी में विभाजित की अनुमति देने की है सॉफ़्टवेयर पारिस्थितिक तंत्र विकास को जोड़ना अधिक कठिन है।
ऊपर उल्लिखित SiFive उदाहरण के लिए एक और नए उद्यमियों व्यापार मॉडल परिवर्तन, व्यापार मॉडल के मूल उम्मीदों एक नि: शुल्क RISC-वी वास्तुकला पर आधारित है, आयोग कस्टम डिजाइन, डिजाइन फीस और शुल्क है, लेकिन की ग्राहक स्वीकृति बाद में तब्दील कोर प्रभारी ऐसे E31 प्रभारी $ 300,000, E51 $ 600,000 चार्ज (एंडीज 64-बिट संस्करण $ 1 मिलियन के तहत घोषित किया जाता है) के रूप में प्राप्त करने के लिए विकसित किया गया है,।
SiFive प्राधिकरण अभी भी 300,000 से उदार शाखा, $ 600,000 एक बार लागत है, शाखा एक बार लागत भी हर एक चिप के लिए रॉयल्टी चार्ज किया जाता है के अतिरिक्त है, और RISC-वी अभी भी संशोधित करने और मुक्त करने के वसंत के साथ बदलना तो कर देते हैं और SiFive शाखा समान मार्ग, वहाँ के बारे में चिंता का विषय है या नहीं, RISC-वी के कार्यान्वयन की मूल मंशा के विपरीत।
इसके अलावा, अतीत में ओपन सोर्स सॉफ्टवेयर के विकास, कठिनाइयों का सामना करना पड़ा समुदाय प्रतिरोध सक्रिय नहीं है के अलावा, विवाद के बाद के विकास, या विभाजन विकास, या विकास लेकिन मार्ग के मार्ग अभी भी धीरे-धीरे मूल इरादे से जब सुना है या वाणिज्यिक मूल्य आदि भटक केंद्रित है, ये भी RISC-वी परियोजना पर होने की संभावना है।
अंत में, RISC-V के लिए ताइवान कारखाना भी ब्याज की एक उच्च डिग्री पकड़, इस तरह के और अधिक नए साल की डाली एक भी बाहर के लिए TSMC चिप उद्योग के रूप में एक नया विकास के अवसर, के रूप में देखते; एंडीज अपने स्वयं के स्वामित्व कोर वास्तुकला के लिए छड़ी और गले नहीं करता RISC-वी यहां तक कि असंगत वास्तुकला और न ही नई मशीन छोड़ देना; मीडियाटेक (मीडियाटेक, MTK) भी RSIC-वी फाउंडेशन शामिल हो गए, चिप डिजाइन सेवा प्रदाता फैराडे (फैराडे) भी नए विकास की अपेक्षाओं को पकड़ो।