O mercado favorece produtos de baixo custo e alto desempenho, e as soluções de embalagens continuam enfrentando desafios e inovações.A tecnologia de empacotamento começou em 2006, e após dez anos de precipitação, experimentou um crescimento explosivo em 2016. Atualmente, os pacotes de fan-out estão concentrados. No nível de wafer, no entanto, a utilização limitada de wafers e seu alto custo dificultam sua fabricação de alto volume Alto desempenho de nível de wafer para nível de painel, requisitos de embalagem de baixo custo, impulsionando a indústria de semicondutores a desenvolver soluções inovadoras Transformar a embalagem do nível wafer em embalagens de nível de placa de grande escala é uma nova maneira de reduzir custos gerais.Com tecnologia madura, os custos podem ser reduzidos em 50% e os rendimentos do produto excedem 90%. Tem despertado grande interesse na indústria de semicondutores, com vantagens de custo e economias de escala, é um mercado promissor.Vários fatores estão impulsionando o desenvolvimento de embalagens fanout nível de placa (FOPLP) e incentivando toda a cadeia da indústria (incluindo equipamentos) E materiais) Investir em infra-estrutura de fanout em nível de diretoria tornou-se um layout estratégico importante nos principais roteiros da OSAT Os players atuais incluem ASE, SEMeCO, NEPES, Intel e SAMSUNG.
Aplicação no mercado e desafio do pacote de fan-out de grande painel O mercado de pacotes de fan-out está atualmente focado em aplicações de pacotes de chip único, como banda básica, gerenciamento de energia e transceptores de RF, bem como chips de processadores de aplicativos móveis, chips de memória dinâmica, radar automotivo e aplicativos de empilhamento de múltiplos chips de alta densidade. A tecnologia fora da embalagem está se movendo para embalagens de próxima geração, como multi-chip, pacote fino e 3D SiP, não apenas para embalagem eletrônica, mas também para sensores, CIs de energia e pacotes de LED. Alcançar tamanho pequeno, maior integração e funcionalidade, suas aplicações incluem drones, sistemas de prevenção de colisão lateral automotiva, dispositivos de estacionamento automáticos, etc.
Depois de anos de tecnologia e desenvolvimento técnico e validação, FOPLP finalmente começou a entrar escala de produção em massa. O mercado de embalagens deve crescer a partir de 2015, de US $ 244 milhões em 2022 para US $ 2,3 bilhões, segundo a Yole Développement, todo o fã, a receita do mercado FOPLP deve chegar a cerca de US $ 280 milhões em 2023. Powertech Technologies (PTI), NEPES e SEMCO deverá entrar em produção em volume FOPLP até o final de 2018. NEPES destinadas principalmente ao (L / S> 10um) o automóvel, e coisas afins aplicações, PTI e a longo prazo objectivo é Semco L / S <8/8或更小线宽线距的中高端应用. 其余各大OSAT, 如ASE, Amkor, JCET/STATS CHIPPAC等, 也在评估技术方案, 每个玩家都在基于自己的战略路线和设备设施进行板级扇出封装技术的研发和布局.
Oportunidades e desafios, FOPLP de desenvolvimento e industrialização ainda existem muitos desafios que o padrão da indústria desaparecidas, devido às diferentes aplicações e clientes, usando o processo e tamanhos de painéis não são as mesmas, o usuário final é difícil escolher de acordo com padrões uniformes, fabricantes de equipamentos não pode cumprir os requisitos de projeto dos diferentes tamanhos de equipamentos, investimento caro na linha de produção instalações. além disso, há uma série de dificuldades técnicas a serem superados, tais como controle de empenamento, a exatidão do posicionamento, RDL fabricação inferior a 10 / 10um em um grande painel linhas FOPLP, etc. deve ser uniforme para que adquiram padrão da indústria, tais como o processo de tamanho e montagem da placa padronizada, de acordo com relatório de pesquisa de mercado Yole Développement atualmente a maioria dos jogadores apoiar um projeto relativamente simples: .. L / S> 10/10, um, tamanho do pacote <10 x10 mm2, 最多2层RDL. 随着技术和经验的成熟, 最终将采用高密度设计: L/S <10/10 um, 多层RDL, 封装尺寸> 15 × 15 mm2 e multi-chip de SIP integrado.
China para a acumulação e desenvolvimento de FOPLP Em 2015, a China nas Nações Unidas e empresas fora configurado 25 prato grande fan-out da Commonwealth, a principal 320 milímetros × 320 milímetros em nível de placa fan-out de desenvolvimento de tecnologia, a formação de uma completa aos utilizadores finais, incluindo design, materiais de embalagem e equipamentos de fundição em um dos cadeia industrial. nossos membros do consórcio incluem Huawei, através de ricos micro-poder, circuito Shennan, produtos de precisão de silício, JSR, TELA, Delong induzida por laser ciência e tecnologia conjunta, ASM, SCHOTT, ATOTEC, ORC, SEKISUI, Sumitomo, micro Shanghai eletrônica, tecnologia e ciência e tecnologia durante o Estados Unidos e da Comunidade de operação, a conclusão do único chip e de camada única trabalho de design RDL, e completou a simulação e simulação de trabalho térmica, mecânica e empenamento; integrado em nível de placa fan-out da cadeia industrial, primeiro desenvolvida Die (enterrados) e Die Última (com base no substrato) duas vias de processo, completa e verificar a fiabilidade da folha de fluxo de amostra; núcleo IP é formado de uma grande placa fanout, aplicado para cinco grande placa de núcleo fanout patentes; avaliar e verificar os membros FOPLP unidades consórcio de equipamentos e materiais relacionados, tais como o dispositivo de revestimento de revestimento TELA ITSL, e máquina de exposição directa escrita, a ORC de PPS litografia, máquina de colocação ASM, TOWA o laminador, Máquina de galvanização AOTOTECH, KINGYOUP PVD borrifamento de subcamada, SUMITOMO material de moldagem de pó, NAGASE material plástico líquido, JSR fotorresistente / PI / material de ligação temporária ou semelhantes. Resultado ganhou 'XII (2017) e semicondutores chinês produtos inovadores Projeto técnico '.
Primeiro membro do consórcio fanout laje de Huajin
A primeira amostra de fan-out em grande escala de Huajin
Com a conclusão aproximando consórcio, deve ser forte demanda para a maioria dos membros, a China já começou os preparativos para os dois para a Commonwealth, de acordo com o equipamento interno e externo / materiais de feedback fornecedor, combinado com o primeiro elaborado pela SEMI China em participação versão FOPLP uma placa de tamanho padrão, dois placa dimensionada para 600 milímetros x 600 milímetros, o principal pacote de fan-out desenvolvimento bordo tecnologia de múltiplos chips e fiações multicamadas, FO cultivar uma equipe de profissionais, desde a concepção processamento de simulação para processar toda a análise da fiabilidade solução FOPLP e testes, o objectivo final o estabelecimento de um determinado modelo de parâmetros do processo de linha são os seguintes:
Dado o sucesso da operação de uma segunda fase introduziu uma série de novos membros, o projeto começará a ser realizada no início de setembro, há mais de 20 unidades de membro de intenção, é esperado para escalar muito mais do que um. Os membros do consórcio irão participar tecnologia de processo FOPLP desenvolvimento, os recursos, equipamentos e materiais para soluções de verificação e otimização desenvolvidas e propostas, patentes durante a formação do projeto de plataforma Commonwealth compartilhada têm direito de prioridade para usar e desfrutar de admissão preferencial da China no dia aberto e patrocínio e China Promotion & Yole seminário prioridade.
