Il mercato favorisce i prodotti a basso costo ad alte prestazioni e le soluzioni di imballaggio continuano a fronteggiare sfide e innovazioni. La tecnologia di imballaggio fan-out è iniziata nel 2006 e dopo dieci anni di precipitazioni ha registrato una crescita esplosiva nel 2016. Attualmente, i pacchetti fan-out sono principalmente concentrati. A livello di wafer, tuttavia, l'utilizzo limitato dei wafer e il loro costo elevato ostacolano la produzione di grandi volumi.Alle prestazioni dal livello di wafer a livello di pannello, requisiti di imballaggio a basso costo, guida l'industria dei semiconduttori per sviluppare soluzioni innovative Trasformare gli imballaggi a livello di wafer in imballaggi su larga scala è un nuovo modo per ridurre i costi complessivi: con tecnologia matura, i costi possono essere ridotti del 50% e le rese dei prodotti superano il 90%. Ha suscitato grande interesse nel settore dei semiconduttori, con vantaggi in termini di costi ed economie di scala, è un mercato promettente.Vari fattori stanno guidando lo sviluppo del packaging fanout a livello di bordo (FOPLP) e incoraggiando l'intera filiera del settore (comprese le attrezzature) E materiali) Investire nell'infrastruttura fanout a livello di bordo è diventato un importante layout strategico sulle principali roadmap OSAT, tra cui ASE, SEMeCO, NEPES, Intel, SAMSUNG.
Applicazione di mercato e sfida del pacchetto fan-out di grandi dimensioni Il mercato dei pacchetti fan-out è attualmente focalizzato su applicazioni di pacchetti a chip singolo come baseband, power management e transceiver RF, così come chip di processori per applicazioni mobili, chip di memoria dinamica, radar automobilistico e applicazioni di pacchetti stacked multi-chip ad alta densità senza driver. La tecnologia out-of-package si sta spostando verso gli imballaggi di nuova generazione come il multi-chip, il thin package e il 3D SiP, non solo per l'imballaggio elettronico, ma anche per sensori, circuiti integrati di alimentazione e pacchetti LED. Raggiungimento di dimensioni ridotte, maggiore integrazione e funzionalità, le sue applicazioni comprendono droni, sistemi di prevenzione collisione lato auto, dispositivi di parcheggio automatici, ecc.
Dopo anni di tecnologia e lo sviluppo tecnico e la validazione, FOPLP finalmente cominciato a entrare scala di produzione di massa. Il mercato del packaging è destinato a crescere a partire dal 2015 di $ 244 milioni nel 2022 a $ 2,3 miliardi di base alla Yole Développement, l'intero ventaglio, le entrate del mercato FOPLP dovrebbe raggiungere circa 280 milioni di $ nel 2023. Powertech Technologies (PTI), NEPES e SEMCO è destinato a entrare in produzione di volume FOPLP entro la fine del 2018. NEPES finalizzati principalmente a (L / S> 10um) l'automobile, e cose correlate applicazioni, PTI e l'obiettivo a lungo termine è quello di SEMCO L / S <8/8或更小线宽线距的中高端应用. 其余各大OSAT, 如ASE, Amkor, JCET/STATS CHIPPAC等, 也在评估技术方案, 每个玩家都在基于自己的战略路线和设备设施进行板级扇出封装技术的研发和布局.
Opportunità e sfide, FOPLP di sviluppo e di industrializzazione sono ancora molte sfide lo standard del settore mancante, a causa delle diverse applicazioni e dei clienti, che utilizzano il processo e le dimensioni dei pannelli non sono gli stessi, l'utente finale è difficile da scegliere in base alle norme uniformi, produttori di apparecchiature non possono soddisfare i requisiti di progettazione delle diverse dimensioni delle apparecchiature, costosi investimenti in linea impianti di produzione. in aggiunta, ci sono una serie di difficoltà tecniche da superare, come il controllo deformazione, precisione del posizionamento, fabbricazione RDL meno di 10 / 10um su un grande pannello linee FOPLP, ecc deve essere omogeneo per raggiungere standard di settore, come ad esempio il processo di dimensioni della scheda e di montaggio standardizzate, secondo il rapporto di ricerca di mercato Yole Développement attualmente la maggior parte dei lettori supportano un design relativamente semplice: .. L / S> 10/10 um, formato del pacchetto <10 x10 mm2, 最多2层RDL. 随着技术和经验的成熟, 最终将采用高密度设计: L/S <10/10 um, 多层RDL, 封装尺寸> 15 × 15 mm2 e integrazione SIP multi-chip.
Accumulo e sviluppo di Huajin in FOPLP Entro il 2015, la Cina nelle Nazioni Unite e le imprese al di fuori istituiti 25 grande piatto fan-out del Commonwealth, la principale 320 millimetri × 320 millimetri a livello di scheda fan-out per lo sviluppo tecnologico, la formazione di un completo utenti finali, compresa la progettazione, i materiali di imballaggio e attrezzature di fonderia in una delle catena industriale. nostri consorziate includono Huawei, attraverso ricco micro-potere, circuito Shennan, silicio prodotti di precisione, JSR, SCHERMO, Delong indotta da laser scientifica e tecnologica congiunta, ASM, SCHOTT, ATOTEC, ORC, SEKISUI, Sumitomo, Shanghai micro elettronica, tecnologia e la scienza e la tecnologia durante gli Stati Uniti e della Comunità di funzionamento, la realizzazione del singolo chip e progettazione RDL monostrato, e hanno completato la simulazione e la simulazione lavoro termiche, meccaniche e deformazioni; integrato a livello scheda fan-out della catena industriale, sviluppata Die First (sepolta) e Die last (basato su substrato) due percorsi di processo, completo e verificare l'affidabilità del foglio di flusso del campione; core IP è formato da un grande piatto fanout, applicato per cinque grande piastra di anima fanout brevetti; valutare e verificare le attrezzature e materiali correlati FOPLP membri unità consorzio, come lo schermo SLIT rivestimento spalmatrice, e la macchina esposizione scrittura diretta, l'ORC di PPS litografia, il posizionamento della macchina ASM, TOWA il laminatore, AOTOTECH macchina di placcatura, KINGYOUP di PVD sputtering sottolivello, SUMITOMO materiale di stampaggio in polvere, NAGASE materiale plastico liquido, JSR fotoresist / PI / materiale legante temporaneo o simili. Esito vinto 'XII (2017) e semiconduttori cinese prodotti innovativi progetti tecnologici.
Cina nella prima fase di un grande membri fan-out del consiglio consorzio
Cina nel primo campione di un grande piatto fan-out
Con una fase di completamento consorzio, dovrebbe essere una forte domanda per la maggior parte dei membri, la Cina ha iniziato i preparativi per i due in Commonwealth, in base alle apparecchiature nazionali ed esteri / materiali valutazioni dei fornitori, in combinazione con il primo elaborato dalla SEMI Cina nella partecipazione versione FOPLP una scheda di dimensioni standard, due a bordo di dimensioni a 600mm x 600mm, la tecnologia scheda di sviluppo principale pacchetto di fan-out di chip multipli e cablaggi multistrato, FO coltivare un team di professionisti, dalla progettazione elaborazione simulazione per elaborare l'intera analisi affidabilità soluzione FOPLP e test, il fine ultimo di realizzare una particolare parametri di processo riga modello sono i seguenti:
Visto il successo dell'operazione di una seconda fase introdotto una serie di nuovi membri, il progetto inizierà che si terrà ai primi di settembre, ci sono più di 20 membri di questa unità di intenti, si prevede di scalare molto più di uno. I membri del consorzio parteciperanno tecnologia di processo FOPLP lo sviluppo, la piattaforma del commonwealth condivisa risorse, attrezzature e materiali per le soluzioni di verifica e di ottimizzazione sviluppati e proposti, i brevetti durante la formazione del progetto hanno diritto di priorità per utilizzare e godere ammissione preferenziale della Cina nel giorno aperto e la sponsorizzazione e la Cina Promotion & Yole seminario priorità.
