Der Markt favorisiert kostengünstige Hochleistungsprodukte, und die Verpackungslösungen stehen weiterhin vor Herausforderungen und Innovationen: Die Fan-Out-Verpackungstechnologie begann 2006 und nach zehn Jahren Niederschlag hat sie 2016 ein explosives Wachstum verzeichnet. Derzeit konzentrieren sich die Fan-Out-Pakete hauptsächlich. Auf Waferebene jedoch behindert die begrenzte Verwendung von Wafern und ihre hohen Kosten ihre Herstellung in großem Umfang.Hohe Leistung von der Wafer-Ebene bis zur Plattenebene, kostengünstige Verpackungsanforderungen, treibt die Halbleiterindustrie an, innovative Lösungen zu entwickeln Die Umwandlung von Wafer-Level-Verpackungen in große Kartonverpackungen stellt eine neue Möglichkeit zur Senkung der Gesamtkosten dar. Mit ausgereifter Technologie können die Kosten um 50% und die Produktausbeuten um mehr als 90% gesenkt werden Hat großes Interesse in der Halbleiterindustrie geweckt, mit Kostenvorteilen und Skaleneffekten, ist ein vielversprechender Markt Verschiedene Faktoren treiben die Entwicklung von Fanout-Verpackungen auf Leiterplattenebene (FOPLP) voran und fördern die gesamte Industriekette (einschließlich Ausrüstung) Und Materialien) Investieren in Board-Level-Fanout-Infrastruktur hat sich zu einem wichtigen strategischen Layout auf großen OSAT-Roadmaps. Aktuelle Spieler gehören ASE, SEMeCO, NEPES, Intel, SAMSUNG.
Marktanwendung und Herausforderung eines großen Fan-Out-Pakets Der Markt für Fan-Out-Pakete konzentriert sich derzeit auf Single-Chip-Gehäuseanwendungen wie Basisband-, Power-Management- und RF-Transceiver sowie Prozessorchips für mobile Anwendungen, dynamische Speicherchips, Kfz-Radar und fahrerlose Multichip-Stacked-Package-Anwendungen. Die Out-of-Package-Technologie bewegt sich auf dem Weg zu Verpackungen der nächsten Generation wie Multi-Chip, Thin-Package und 3D-SiP, nicht nur für die Elektronikverpackung, sondern auch für Sensoren, Leistungs-ICs und LED-Gehäuse. Erzielen Sie kleine Größe, höhere Integration und Funktionalität, seine Anwendungen umfassen Drohnen, Automobilseitenkollisionsvermeidungssysteme, automatische Parkvorrichtungen, usw.
Nach Jahren der Technologie und die technischen Entwicklung und Validierung, FOPLP schließlich Massenproduktionsmaßstab zu geben begonnen. Der Verpackungsmarkt ab 2015 von voraussichtlich $ 2,3 Milliarden nach Yole Développement, der gesamten Fan, FOPLP Marktumsatz im Jahr 2022 $ 244 Millionen wachsen voraussichtlich über $ 280 erreichen in 2023 Powertech Technologies (PTI), Nepes und SEMCO wird erwartet, FOPLP Volumenproduktion bis Ende 2018. Nepes hauptsächlich die auf den (L / S> 10 um) das Automobil, und die Dinge geben verwandter Das langfristige Ziel von Application, PTI und SEMCO ist L / S <8/8或更小线宽线距的中高端应用. 其余各大OSAT, 如ASE, Amkor, JCET/STATS CHIPPAC等, 也在评估技术方案, 每个玩家都在基于自己的战略路线和设备设施进行板级扇出封装技术的研发和布局.
Chancen und Herausforderungen, FOPLP der Entwicklung und Industrialisierung sind nach wie vor der Industrie-Standard viele Herausforderungen fehlen, aufgrund der unterschiedlichen Anwendungen und Kunden, unter Verwendung des Verfahrens und Plattengrößen sind nicht das gleiche, der Endverbraucher schwierig ist, nach einheitlichen Standards zu wählen, Gerätehersteller können die Design-Anforderungen der verschiedenen Größen der Ausrüstung, teure Investitionen in Anlagen Produktionslinie erfüllen. Darüber hinaus gibt es eine Reihe von technischen Schwierigkeiten zu überwinden, wie Verziehen Kontrolle, Platzierungsgenauigkeit, Fertigungs RDL weniger als 10/10 um auf einer großen Platte werden FOPLP Linien müssen usw. sein einheitliche Industriestandards, wie die standardisierte Größe der Leiterplatte und Montageprozess zu erreichen, laut Marktforschung Bericht Yole Développement derzeit die meisten Spieler zu unterstützen, ein relativ einfaches Design: .. L / S> 10/10 & mgr; m, Paketgröße <10 x10 mm2, 最多2层RDL. 随着技术和经验的成熟, 最终将采用高密度设计: L/S <10/10 um, 多层RDL, 封装尺寸> 15 × 15 mm2 und Multi-Chip-SIP-Integration.
Huajins Akkumulation und Entwicklung in FOPLP Bis zum Jahr 2015, China in die Vereinten Nationen und außerhalb Unternehmen gründen 25 große Platte Auffächerung des Commonwealth, den Haupt 320mm × 320mm Board-Level-Fan-Out-Technologie-Entwicklung, die Bildung eines kompletten End-Benutzer, einschließlich Design, Verpackungsmaterialien und Gießereianlagen in einen der Industrie-Kette. unsere Mitglieder des Konsortiums sind Huawei, durch reiche Micro-Power, Shennan Schaltung, Präzisions-Silizium-Produkte, JSR, BILDSCHIRM, Delong laserinduzierten gemeinsamen Wissenschaft und Technologie, ASM, SCHOTT, Atotec, ORC, SEKISUI, Sumitomo, Shanghai Mikro Elektronik, Technologie, etc. Während des Betriebs des Konsortiums, absolvierte die Single-Chip-und Single-Layer-RDL Design-Arbeit, und vervollständigte die Simulation und Simulation von Wärme, mechanische und Verzug, integriert die industrielle Kette der Board-Level-Fan-out, Entwicklung der ersten (Substrat-basierten) und letzten (substratbasierten) Prozessrouten zur Vervollständigung des Probenflusses und der Verifizierung der Zuverlässigkeit, bildete die Kern-Intellectual-Eigenschaft von Fan-out mit großem Panel, angewendet für 5 Fan-Out-Kerne mit großer Platte Patente, bewerten und die zugehörige Ausrüstung und Materialien FOPLP Einheiten Konsortialmitglieder, wie die SCREEN SLIT Beschichtung aufgetragen, und das direkte Schreiben Belichtungsmaschine, die ORC von PPS-Lithographie, ASM-Bestückungsautomaten, TOWA Laminator zu überprüfen, AOTOTECH Plattiermaschine, KINGYOUP PVD-Sputter-Subschicht, SUMITOMO Pulverformmaterial, NAGASE flüssiges Kunststoffmaterial, Photoresist JSR / PI / Zwischenverbindungsmaterial oder dergleichen. Outcome won zwölften (2017) und chinesische Halbleiter innovative Produkte Technisches Projekt ".
Huajins erstes Platten-Fanout-Konsortiumsmitglied
Huajins erstes großangelegtes Fan-Out-Sample
Mit einem Konsortium kurz vor der Fertigstellung, sollte für die Mehrheit der Mitglieder starke Nachfrage hat China Vorbereitungen begonnen für die beide in die Gemeinschaft, nach in- und ausländischen Anlagen / Materiallieferanten Feedback, kombiniert mit dem ersten von der SEMI China in der Teilnahme verfaßt Version FOPLP eine Standard-Größe Bord, zwei Board Größe bis 600mm x 600mm, Technologie-Entwicklungs-Board Haupt Fanout-Paket aus mehreren Chips und mehrschichtigen Verdrahtungen, pflegen FO ein professionelles Team, vom Design Simulationsverarbeitung die gesamte Lösung FOPLP Zuverlässigkeitsanalyse und Tests, um das ultimative Ziel der Schaffung einer bestimmten Modells Linie Prozessparameter zu verarbeiten, sind wie folgt:
Angesichts des Erfolgs des Betriebs einer zweiten Phase eine Reihe neuer Mitglieder eingeführt, wird das Projekt beginnen Anfang September stattfindet, gibt es mehr als 20 Mitglieder der Einheit des Vorsatzes, wird erwartet, dass weit mehr als ein maßstäblich. Die Mitglieder des Konsortiums FOPLP Prozesstechnologie teilnehmen Entwicklung, die Commonwealth-Plattform für gemeinsam genutzte Ressourcen, Geräte und Materialien für die Verifikation und Optimierungslösungen entwickelt und vorgeschlagen, Patente bei der Bildung des Projektes haben Vorrang Recht zur Nutzung und bevorzugte Aufnahme von China in den offenen Tag zu genießen und Sponsoring und China Promotion & Yole Seminar Priorität.
