faveur du marché à faible coût des produits de haute performance, les solutions d'emballage continuent à faire face aux défis et à l'innovation. La technologie de l'emballage Fan-out a commencé en 2006, après des décennies de précipitations, en 2016 a marqué le début de la croissance explosive. À l'heure actuelle, le paquet de fan-out axé dans le niveau de la plaquette, mais l'utilisation de la tranche limitée et les coûts élevés empêchent sa fabrication à haut volume de plaquette niveau au niveau du panneau, de haute performance, les exigences d'emballage à faible coût, de conduire le développement de solutions innovantes pour l'industrie des semi-conducteurs. le paquet niveau de la plaquette dans un grand panneau d'emballage une nouvelle façon de réduire les coûts globaux, dans des conditions de technologie mature, le coût peut être réduit de 50%, le rendement en produit plus de 90%. en fait, le processus d'infrastructure au niveau du conseil d'administration a suscité un grand intérêt dans l'industrie des semi-conducteurs, ce qui présente des avantages de coûts et des économies d'échelle, est un marché prometteur divers facteurs sont le moteur du développement du paquet (FOPLP) sortance niveau du conseil d'administration, et encourage l'ensemble de la chaîne de l'industrie (y compris l'équipement et matériel) des investissements au niveau du conseil infrastructure en éventail, est devenu une importante disposition stratégique de la grande feuille de route OSAT inclut désormais des acteurs majeurs tels que l'ASE, Semeco, NEPES, Intel, SAMSUNG.
Application au marché et défi du grand éventail de panneaux marché de l'emballage paquet fan-out est principalement concentrée dans les demandes de bande de base, gestion de l'alimentation et d'autres applications d'emballage à puce d'émetteur-récepteur RF unique et les applications mobiles puce de processeur, la puce de mémoire dynamique, et le radar de véhicule sans conducteur à haute densité pile multi-puce. Fan La technologie out-of-package évolue vers des emballages de nouvelle génération tels que multipuces, boîtiers minces et SiP 3D, non seulement pour l'emballage électronique, mais aussi pour les capteurs, les circuits intégrés de puissance et les boîtiers de LED. Atteindre une petite taille, une intégration et une fonctionnalité supérieures, ses applications comprennent les drones, les systèmes d'évitement de collision latérale, les dispositifs de stationnement automatique, etc.
Après des années de la technologie et le développement technique et la validation, FOPLP a finalement commencé à entrer dans l'échelle de la production de masse. Le marché de l'emballage devrait croître à partir de 2015 de 244 millions $ en 2022 à 2,3 G $ selon Yole Développement, l'ensemble ventilateur, les revenus du marché FOPLP devrait atteindre environ 280 millions $ en 2023. Powertech Technologies (PTI), NEPES et SEMCO devrait entrer en production de volume FOPLP d'ici la fin de 2018. NEPES principalement destinées à la (l / S> 10um), l'automobile et les choses connexes Application, PTI et l'objectif à long terme de SEMCO est L / S <8/8或更小线宽线距的中高端应用. 其余各大OSAT, 如ASE, Amkor, JCET/STATS CHIPPAC等, 也在评估技术方案, 每个玩家都在基于自己的战略路线和设备设施进行板级扇出封装技术的研发和布局.
Opportunités et défis, FOPLP du développement et de l'industrialisation sont encore de nombreux défis à la norme de l'industrie manquant, en raison des différentes applications et clients, en utilisant le processus et la taille des panneaux ne sont pas les mêmes, l'utilisateur final est difficile de choisir selon des normes uniformes, les fabricants d'équipements ne peuvent pas répondre aux exigences de conception des différentes tailles d'équipement, investissement coûteux dans des installations ligne de production. en outre, il y a un certain nombre de difficultés techniques à surmonter, telles que le contrôle gauchissement, la précision de placement, RDL de fabrication moins de 10 / 10um sur un grand panneau lignes FOPLP, etc., doivent être uniformes pour atteindre la norme de l'industrie, tels que le processus de la taille de la carte standard et d'assemblage, selon le rapport de recherche sur le marché Yole Développement actuellement la plupart des joueurs prennent en charge une conception relativement simple: .. l / S> 10/10 um, la taille du paquet <10 x10 mm2, 最多2层RDL. 随着技术和经验的成熟, 最终将采用高密度设计: L/S <10/10 um, 多层RDL, 封装尺寸> Intégration SIP 15 × 15 mm2 et multi-chip.
L'accumulation et le développement de Huajin dans FOPLP D'ici 2015, la Chine dans l'Organisation des Nations Unies et des entreprises extérieures mis en place 25 grande plaque en éventail du Commonwealth, le principal développement technologique ventilateur-out au niveau du conseil 320mm × 320mm, la formation d'une complète utilisateurs finaux, y compris la conception, les matériaux d'emballage et de l'équipement de fonderie dans l'un des la chaîne industrielle. nos membres du consortium comprennent Huawei, par l'intermédiaire riche en micro-puissance, le circuit Shennan, les produits de silicium de précision, JSR, ECRAN, Delong scientifique conjointe induite par laser et de la technologie, ASM, SCHOTT, ATOTEC, SIO, SEKISUI, Sumitomo, micro Shanghai l'électronique, de la technologie et de la science et de la technologie au cours des Etats-Unis et la Communauté de fonctionnement, l'achèvement de la puce unique et la conception de RDL une seule couche, et terminé la simulation thermique, mécanique et gauchissement et le travail de simulation; niveau du conseil d'administration intégré éventail de la chaîne industrielle, Développé Die première (Die-in) et mourir dernier (substrat) voies de processus pour compléter le flux d'échantillons et la vérification de la fiabilité, formé la principale propriété intellectuelle de la grande fan-out, appliqué pour 5 grands noyaux de fan-out brevets, évaluer et vérifier les équipements et matériels connexes membres du consortium d'unités de FOPLP, tels que la coucheuse de revêtement ÉCRAN VSL, et la machine d'exposition d'écriture directe, la SIO de la lithographie PPS, machine de placement ASM, TOWA la plastifieuse, Placage AOTOTECH, KINGYOUP PVD sous-couche par pulvérisation cathodique, le matériau de moulage de poudre SUMITOMO, la matière plastique liquide NAGASE, photoresist JSR / PI / matériau de liaison temporaire ou analogue. Résultat gagné « douzième (2017) et des produits novateurs semi-conducteur chinois Projet technique '.
Le premier membre du consortium fanout de Huajin
Premier échantillon de grande envergure de Huajin
Avec un consortium en voie d'achèvement, devrait être une forte demande de la majorité des membres, la Chine a commencé les préparatifs pour les deux dans le Commonwealth, selon l'équipement domestique et étranger / matériaux rétroaction des fournisseurs, combinée avec le premier rédigé par la SEMI Chine dans la participation version FOPLP une carte de taille standard, deux cartes de taille 600mm x 600mm, conseil de développement technologique paquet principal éventail de plusieurs puces et multicouches câblages, FO cultiver une équipe professionnelle, de la conception traitement de simulation pour traiter toute l'analyse de la fiabilité du FOPLP de solution et de test, le but ultime d'établir un paramètre de processus de la ligne de modèle particulières sont les suivantes:
Compte tenu du succès de l'opération d'une deuxième phase introduit un certain nombre de nouveaux membres, le projet commencera à se tenir au début de Septembre, il y a plus de 20 unités membres d'intention, devrait à l'échelle bien plus d'un. Les membres du consortium participeront la technologie des processus FOPLP le développement, la plate-forme du Commonwealth ressources partagées, des équipements et des matériaux pour les solutions de vérification et d'optimisation développées et proposées, les brevets lors de la formation du projet ont le droit de priorité à utiliser et profiter de l'admission préférentielle de la Chine dans la journée portes ouvertes et le parrainage et la Chine séminaire promotion & Yole priorité.
