ऐ चिप (ASIC) और FPGA के बीच संबंधों पर हाल ही में, इस उद्योग की स्थिति प्रश्न में। इसलिए, हम उद्योग इस विषय निवेशकों, उद्यमियों पर चर्चा की गई आमंत्रित करेंगे है।
चिप के विकास के इतिहास को याद करते हुए मूर की विधि के द्वारा संचालित एक प्रक्रिया के विकास के इतिहास, लेकिन यह भी आवेदन से परिभाषित वास्तुकला के विकास का एक इतिहास है, एएसआईसी तो बात के बारे में FPGA द्वारा प्रतिस्थापित किया जाएगा नहीं है, समस्या अपने आप में एक आम आदमी है।
मूर के कानून की मंदी के संदर्भ में, परिभाषित चिप वास्तुकला और यहां तक कि हार्डवेयर और सॉफ्टवेयर सिस्टम का उपयोग अधिक महत्वपूर्ण होगा। जैसे ही जीपीयू, डीएसपी, वीडियो प्रसंस्करण चिप और अन्य नए अनुप्रयोगों को एक नए चिप वास्तुकला की लहर से लाया गया है, एआई इस में है लहर और ज्वार जो एल्गोरिथ्म के अभिसरण हो जाएगा के विकास के साथ, धीरे-धीरे और अधिक कुशल वास्तुकला के कुछ बाहर तलछट, और इन दृश्यों चिप वास्तुकला और अनुप्रयोग सॉफ्टवेयर अत्यधिक एकीकृत है, संतुलित बिजली, प्रदर्शन और डिजाइन की लागत।
वास्तुकला गणना की जा रही वहाँ कंप्यूटिंग, संग्रहण और नेटवर्क सहित तीन मूल तत्वों, कर रहे हैं, चिप प्रकार मूल रूप से करने के लिए, समझ के इस आराम अनुसार तीन श्रेणियों में विभाजित किया जा सकता है।
सबसे पहले, हम कंप्यूटर चिप्स, इंटेल और एआरएम सीपीयू, NVIDIA के GPU के बारे में बात करते हैं, CEVA के डीएसपी चिप्स इस श्रेणी में आते हैं, या आईपी, मुख्य कार्य तार्किक और गणितीय क्रियाओं को पूरा करने, क्लाउड कंप्यूटिंग के आईटी दुनिया का समर्थन है, मोबाइल टर्मिनलों और सिग्नल प्रोसेसिंग अनुप्रयोगों, साथ ही ऐ और की तरह, FPGA, जिसमें एक छोटा सा वर्ग है, जिसमें 5% से पूरे इंटेल राजस्व कम है, आमतौर पर FPGA कुछ सीपीयू त्वरण आपरेशन कर सकते हैं इस तरह के सिग्नल प्रोसेसिंग के रूप में अच्छा नहीं है, और अन्य दृश्यों ऐ तर्क , लेकिन दोष यह भी बहुत स्पष्ट FPGA है, FPGA पर जोर दिया है कि सार्वभौमिक तर्क,, समर्थन सॉफ्टवेयर और विन्यास को फिर से लिखने की गणना घनत्व में जिसके परिणामस्वरूप टोंटी है, और सामान्य तर्क है कि लागत और बिजली की खपत है जिसका अर्थ है अतिरेक का एक बहुत, लाया मोबाइल इंटरनेट और नेटवर्किंग युग, उपयोगकर्ताओं की संख्या में तेजी से वृद्धि और आवेदन की जटिलता, गणना घनत्व (कंप्यूटिंग वाट समर्थन प्रति शक्ति) में एक उल्लेखनीय वृद्धि, FPGA स्पष्ट रूप से सक्षम नहीं, कोर प्रतिस्पर्धा है, हालांकि FPGA की तुलना में दृश्य तेजी लाने के लिए सक्षम हो सकता है सीपीयू परिमाण के एक आदेश का उन्नयन, लेकिन विशिष्ट ऐ इंजन के संबंध में परिमाण कम के कम से कम एक आदेश है।
कुछ लोग सवाल कर सकते हैं एएसआईसी पर्याप्त सार्वभौमिक नहीं है, वास्तव में, इस सवाल का जवाब आसान है, सामान्य प्रयोजन कंप्यूटिंग घनत्व है और इस तरह के रूप में सीपीयू किसी भी आपरेशन करने के लिए सैद्धांतिक रूप से संभव है एक समझौता है, है, लेकिन आम वास्तुकला गणना घनत्व का नुकसान लाता है, देना उदाहरण के लिए, सबसे अच्छा सर्वर सीपीयू आम तौर पर केवल बल 1Tflops की ऐ तर्क की संख्या प्रदान कर सकते हैं;, GPU पर देखने के लिए आसानी से किया जा सकता है 10Tflops, लेकिन GPU जटिल तर्क कार्रवाई नहीं कर सकते, यह सीपीयू कभी नहीं की जगह ले सकता; FPGA मध्यस्थता एक प्रजाति सीपीयू और ASIC के बीच में, वहाँ कुछ लचीलापन है, लेकिन कीमत कम है, इस तरह के मोबाइल फोन उद्योग के रूप में मुख्य धारा की जरूरतों को पूरा नहीं कर सकते हैं, ताकि डिजाइन की लगातार अनुकूलन में लागत के कुछ ही सेंट बचाने के क्रम में, इस तरह के एक बहुत बड़ा उद्योग का चेहरा, लागत बचत ब्याज की भारी सा है, इसलिए FPGA बाजार कम मात्रा उत्पाद या सेवा बाजार खंडों के लिए जल्दी संक्रमण के भाग्य किया गया है।
हाल ही में, हम एक दिलचस्प बात पर ध्यान दिया है, इंटेल संरचित ASIC डिजाइन में लगी कंपनी, FPGA आधारित डिजाइन बाहर कुछ अनावश्यक तर्क FPGA तर्क डिजाइन से तेज करता एक ASIC विकास की प्रक्रिया के लिए, इस बिंदु हम देख सकते हैं से कटौती कर सकते हैं प्राप्त कर लिया एएसआईसी में से मुख्यधारा के बाजार का अंतिम जवाब है।
अरोड़ा बोरेलिस ने चार एआई चिप कंपनियों में निवेश किया है:
▪ क्लाउड कंप्यूटिंग के लिए अलग,
▪ काले तिल के बीज स्व-ड्राइविंग,
▪ उपभोक्ता इलेक्ट्रॉनिक्स और सुरक्षा अरबों,
▪ अल्ट्रा-लो पावर सेंसर संलयन के साथ हमारी तकनीक,
इन कंपनियों बोर्डिंग के लिए, अलग-अलग आवेदन परिदृश्यों, भविष्य चिप कंपनियों सिर्फ हार्डवेयर कंपनियों का उत्पादन नहीं कर सकते हैं गहरा, उपयोगकर्ताओं की जरूरतों को समझने लचीलापन की सीमाओं को परिभाषित, क्रम में सबसे अच्छा उत्पाद को परिभाषित करने में करना चाहिए के लिए अनुकूलित ऐ इंजन हैं। उदाहरण के लिए क्लाउड कंप्यूटिंग बाजार, समर्थन करने के लिए और अधिक नेटवर्क मॉडल ऐ जरूरत है, यह और अधिक संतुलित वास्तुकला डिजाइन बहुमुखी प्रतिभा, GPGPU वास्तुकला के करीब है, काले तिल के बीज और एक सौ मिलियन और बौद्धिक संपदा मांग परिदृश्य की गहरी समझ, केवल कुछ ही उपयोगकर्ताओं को समर्थन की जरूरत कई एल्गोरिदम, बल्कि शक्ति और प्रदर्शन के संतुलन की खोज। ग्राहकों वास्तव में के बारे में परवाह सार्वभौमिक नहीं है, अन्यथा सिर्फ सीपीयू के साथ ठीक है, लेकिन गणना घनत्व की कीमत पर दृश्य की जरूरतों को पूरा करने के लिए।
दूसरों से पूछताछ की नई कंपनी क्षमता आकर्षित नहीं, एएसआईसी का उद्देश्य सबसे मुख्यधारा और अपेक्षाकृत सस्ती प्रक्रिया का उपयोग करने FPGA आदेश काम करने में सबसे उन्नत विनिर्माण प्रक्रिया का उपयोग कर पूरा करने के लिए है, क्षमता एक समस्या नहीं है, उदाहरण के लिए, एक सौ मिलियन चिली बस 40nm और 28nm का उपयोग प्रक्रिया से अधिक 1TOPS गिनती बल प्रदान कर सकते हैं, FPGA लागत केवल 1/10 या उससे कम है, सबसे उन्नत विनिर्माण प्रक्रिया सामान्य प्रयोजन चिप डिजाइन के लिए उपयुक्त है, लेकिन एक मंदी के संदर्भ में मूर की विधि भारी बोझ बन जाएगा। यहां भी गहरी Kam अधिग्रहण के तहत व्यक्तिगत विचारों के बारे में बात करना चाहता हूँ, FPGA डेवलपर्स का उपयोग करने, बहुत छोटे मुश्किल है, इसलिए स्वचालन FPGA के लिए एक महत्वपूर्ण उपकरण है, गहरी Kam ऐ सॉफ्टवेयर उपकरण लेकिन FPGA, Xilinx के विकास प्रगति की गति कर सकते हैं अगर वे ऐ समर्पित चिप। इंटेल autopilot, खपत, सुरक्षा और क्लाउड कंप्यूटिंग में उद्योग के नेता के रूप में देखा जाना चाहिए बैट सहित अपने ऐ चिप का विकास किया है, एक समर्पित ऐ चिप लेआउट बनी हुई है अनुसंधान और विकास में निवेश करने के लिए जारी है, इस दिशा में अभी भी काफी आम सहमति है।
हम दृष्टिकोण को संक्षेप में, ऐ दृश्य एएसआईसी और विषम कंप्यूटिंग की परिभाषा कंप्यूटिंग वास्तुकला में परिवर्तन की अगले चक्र का मुख्य विषय है।
वास्तव में, चीनी निवेश ऐ चिप कंपनी बहुत ज्यादा है, लेकिन बहुत कम, सही मायने में परिपक्व उद्योग अनुभवी टीम का पीछा करते हुए है और निवेश समुदाय विषय, लेकिन यह भी देश की सामरिक संसाधनों के भविष्य का समर्थन करना चाहिए नहीं है।