Shanghai Microsystems avanza en el campo del diseño de memoria vertical 3D

Recientemente, el Instituto de Shanghai de Microsystem y Tecnología de la Información, Academia China de grupo de investigación de la memoria de cambio de fase para tridimensional memoria de tipo vertical, en teoría, resumió las causas y el impacto de la velocidad de chip relacionado es el método sesgo limitado, se propone un nuevo método de sesgo y el circuito de núcleo, relacionadas con los resultados de investigación publicados en la forma de un largo artículo en el Diario Internacional de VLSI de julio de 2018 las transacciones de IEEE en escala muy grande Integración (VLSI) Sistemas 'vol. 26, no. 7, pp. 1268-1276' El revisor cree que el documento aplica la simulación dinámica a la memoria vertical tridimensional por primera vez.

circuito integrado tridimensional es la clave para mantener el rápido desarrollo de la industria del IC, y la memoria tridimensional es un líder en tecnología de circuitos integrados en tres dimensiones. La nueva memoria tridimensional no volátil debido a su arquitectura informática existente de velocidad única, la densidad y la ventaja de la vida, la innovación se ha colocado expectativas, el foco de la competencia internacional. uno de los dos estructura principal una matriz tridimensional de la nueva memoria no volátil, el estudio actual de la estructura de matriz tridimensional de un dispositivo de tipo vertical y se centraron en las dimensiones de la matriz. de memoria sin embargo, en tres dimensiones en la dirección vertical La integración, los nuevos métodos de polarización y los nuevos dispositivos de memoria han impactado en la velocidad y confiabilidad del chip, presentando desafíos significativos para la metodología de diseño de chips de la memoria 3D.

En respuesta a este reto, Shanghai Institute of Microsystem y tecnología de información Lei Yu et al propusieron primero nuevo método para compensar una memoria de tipo vertical en tres dimensiones, en comparación con el método de polarización convencional, el nuevo método de sesgar el sub-matriz soporta de lectura de un solo bit , menor consumo de energía, aumento de la velocidad de acceso, mejorar la precisión de lectura; circuito de lectura propuso cambios para que coincida con la referencia parasitaria; la novela método de diseño de chip de sesgo núcleo Disposición de circuito; los principales factores que influyen en el funcionamiento del chip de lectura el circuito lee tasa rápida, lectura correcta, aplicable a varios tipos, diferentes capacidades de tres memoria de tipo vertical; los resultados muestran: circuito de lectura propuso tiempo de lectura aleatoria de 75% en comparación con los métodos convencionales, El número de errores de lectura para resistencias típicas y peores se reduce en un 100% y 95.31%, respectivamente, en comparación con los métodos convencionales.

El documento resume la primera vez en el mundo y los principales factores que afectan a la memoria de tipo vertical en tres dimensiones las operaciones de lectura, presentó su primer diseño de circuitos integrados nueva memoria de tipo vertical en tres dimensiones, es el primer papel del mundo en la memoria de tipo vertical tridimensional nuevo diseño de circuitos integrados Los resultados de la investigación proporcionan una referencia técnica para la implementación de ingeniería de la memoria vertical 3D y promueven el avance de la metodología de diseño de chips de memoria 3D.

Lei Yu es el primer autor del artículo, la investigación puso en marcha bajo la dirección del compañero de la canción Zhitang del trabajo de investigación ha sido la Academia China de proyectos piloto estratégica de Ciencia y Tecnología, los principales proyectos de Circuito Integrado Nacional, la Fundación Nacional de Ciencias Naturales de China, la Comisión de Ciencia y Tecnología de Shanghai Municipal y otro tipo de apoyo.

2016 GoodChinaBrand | ICP: 12011751 | China Exports