Récemment, il existe des plans pour les systèmes HPC sur puce et les accélérateurs à être divulgués, HPC systèmes sur puce ou en utilisant des architectures de bras, des puces d'accélérateur ou des architectures RISC-V. Ensemble de message de micro-réseau (texte/Nord) ces dernières années, l'Europe a été dans le domaine du calcul de la mise en page.
La Commission européenne espère déployer un ensemble de superordinateurs et d'infrastructures de données correspondantes de 2022 à 2023 avec une capacité de calcul de bai par seconde, et prévoit d'étendre sa capacité de calcul au-delà des niveaux ci-dessus de 2026-2027 ans.
Cette année, l'Europe a continué à pousser ses propres microprocesseurs supercalculateurs. En mars de cette année, la Commission européenne a annoncé le lancement du programme Europe Processor (PEV) afin de collaborer à la conception et au développement d'un microprocesseur de faible puissance et de le mettre sur le marché. Le plan rassemble 23 partenaires de 10 pays européens, ainsi que des experts de toutes les couches de la vie. Ils concevront et développeront les premiers systèmes européens de puces HPC et d'accélérateurs par le biais de la conception collaborative, qui seront tous mis en œuvre et validés sur un prototype de système qui jettera les bases pour le développement d'un ordinateur européen entièrement autonome Bai.
L'EPI est l'un des composants du consortium européen de hautes performances en informatique (EUHPC-Ju), qui se spécialise dans les projets de processeurs. En juin de cette année, la Commission européenne a proposé de mettre en place le premier projet «Europe numérique» de l'UE et de lui allouer 9,2 milliards euros.
De ces 2,7 milliards euros seront utilisés dans les superordinateurs et les zones de traitement des données.
Il y a 1 mois, le professeur Mateo Valero du centre de supercalculation de Barcelone a révélé quelques plans pour les systèmes à puce et les accélérateurs de calcul haute performance (HPC). Deux sortes de jetons'imagine'sont: système de puce HPC basé sur l'architecture ARM (Universal CPU), la première génération sera importé dans l'ordinateur Bai dans 2021-2022 ans, la deuxième génération sera officiellement importer système informatique Bai;
La puce d'accélérateur basée sur l'architecture RISC-V sera également soumise à deux générations de produits. Il est rapporté que le système de la troisième génération sur la puce sera prêt en 2024-2025 ans, intégré noyau commun CPU et accéléré du noyau, sera appliquée au secteur de l'automobile.
Toutefois, la description de Mateo Valero du processeur est très concise, ce qui suggère que le scénario peut être juste une idée préliminaire, avec une planification détaillée de ne pas prendre forme.
Le chef du processeur EPI a dit que l'architecture ARM est l'une des alternatives processeur HPC, est actuellement en phase de négociation, devrait libérer la planification détaillée des produits en août.
Super ordinateur Mont-blanc Philippe NOTTON, directeur du projet EPI, a déclaré que la période d'enquête du projet 2020 du Mont-blanc serait réutilisée dans les projets du PEV pour en faire un produit. En plus de la propriété intellectuelle du projet 2020 du Mont-blanc, les projets EPI utiliseront également des produits tels que l'IP externe et l'accélérateur d'autorecherche.
Par conséquent, l'EPI envisage d'adopter l'architecture ARM est très probable. Malgré le désir de l'Europe pour un SOC d'auto-recherche, la poursuite de l'ensemble «européen» est irréaliste en raison du manque de technologies natives telles que les CPU et la mémoire, un responsable du projet EPI a déclaré. C'est pourquoi nous devons développer des accélérateurs basés sur RISC-v.
RISC-v a déjà des instructions et des outils prêts à l'emploi que nous n'avons pas besoin de recommencer à zéro, mais malheureusement il n'a pas atteint les niveaux de production HPC, qui prend encore un certain temps. Il est rapporté que l'Europe sera le système informatique Bai auto-apprentissage contrôleur de mémoire, Chip Network (NOC), la gestion de l'alimentation et la technologie de connectivité, mais la mémoire utilisera la mémoire HBM3 off-the-shelf.