Chinas erste Politik zur Unterstützung von RISC-V
Laut „Bekanntmachung“ Anforderungen, erforderliche Berichterstattung vier Bedingungen zu erfüllen, einschließlich: (a) Berichtseinheiten müssen dem Gesetz in der Stadt eingerichtet werden nach und haben die Fähigkeit, eine Haftpflicht Einheit unabhängig zu tragen, der normale Betriebszustand, eine gute Kredit-Geschichte, im Einklang mit dem industriellen Entwicklung orientiert, mit der entsprechenden Fähigkeit Bauvorhaben durchzuführen; (ii) erklären die Projektinhalte im Rahmen des Projekts sein muss Richtlinien reichen, (c) die Berichtseinheiten müssen realistisch sein, wissenschaftlich vervollständigen die relevanten wirtschaftlichen, technischen Spezifikationen und Fonds erforderlich erreicht werden, (d) Der Implementierungszeitraum für jedes Projekt liegt innerhalb von zwei Jahren (2018.7.1-2020.6.30).
Projektleitfaden zur Prozessorchip-Richtung auf der Grundlage der RISC-V-Befehlssatzarchitektur, Anhang zur Bekanntmachung "Der zweite Teil der Spezialfonds für die Entwicklung von Shanghai Software- und Integrated Circuit-Industrien im Jahr 2018 (Integrierte Schaltungen und elektronische Informationsverarbeitung) Der Guide sagt:
Unterstützung von F & E und Industrialisierung von 32-Bit und höher Prozessorchips basierend auf der RISC-V Befehlssatzarchitektur Der Kernel muss über unabhängige Rechte an geistigem Eigentum verfügen.
Eine Richtung: für das Internet der Dinge und industrieller Anwendungen, mit hervorragender Leistung, Leistung, Fläche und anderen Indikatoren, vorrangig Projekte mit klarem Nutzungsvertrag kumuliert Umsatz der Projektlaufzeit von nicht weniger als 20 Millionen Yuan.
Richtung II: Anwendungen für eine intelligentes Terminal, getaktet mit nicht weniger als 1 GHz, die Leistung von nicht weniger als 1,5 DMIPS / MHz, Unterstützung für doppeltgenaue Gleitkommaoperationen, Unterstützung für Mainstream-Betriebssystem, die Multi-Core-Technologie und die Cache-Kohärenz kumulativen Umsatz der Projektlaufzeit. Das Einkommen beträgt nicht weniger als 10 Millionen Yuan.
Armdruck
Shanghai als eine wichtige städtische Entwicklung der inländischen IC-Industrie hat sich die Shanghai Regierung aktiv worden, um die Entwicklung von integrierten Schaltungen unterstützt, die auch die Führung in Shanghai nehmen können die wichtigsten Richtlinien veröffentlicht, um die Entwicklung von RISC-V. RISC-V auch Reduced Instruction mit den aktuellen mobilen Geräten eingestellt unterstützen Arm in dem Befehlssatz verwendet, verglichen, RISC-Befehlssatz V kann frei für jeden Zweck verwendet werden, so dass jeder auf Design, Herstellung und Verkauf von RISC-V-Chips und Software.
Obwohl es sich nicht um den ersten Open-Source-Befehlssatz handelt, scheint die jüngste Entwicklung von RISC-V Druck auf Arm auszuüben.Am Ende Juni hat Arm die Website riscv-basics.com auf fünf Dinge festgelegt, die es zu berücksichtigen gilt, bevor ein Systemchip entwickelt wird. Themen griffen RISC-V-Angriffe in Bezug auf Kosten, Ökosystem, Fragmentierungsrisiko, Sicherheit und Design-Assurance an.RISC-V etablierte jedoch am 9. Juli die Website von arm-basics.com, um Arm zu bekämpfen. Am 10. Juli schloss Arm die Angriffsseite und gab eine Erklärung ab: "Unsere ursprüngliche Website wurde erstellt, um die wichtigsten Faktoren aufzuzählen, die bei RISC-V-Kommerzialisierungsprodukten berücksichtigt werden müssen, um eine heftige Branchendebatte zu liefern. Die Ergebnisse unterscheiden sich leider von unseren ursprünglichen Intentionen: Diese Seite steht nicht im Einklang mit Arms kollaborativer Kultur, also haben wir sie entfernt.Tatsächlich haben viele unserer Mitarbeiter auch eine Abneigung gegen diese Seite geäußert: Arm- und RISC-V-Ereignisse Nur ein Mikrokosmos der Konkurrenz zwischen zwei gestrafften Befehlssätzen, OURS Gründer und CEO Tan Zhangyi sagte: 'IoT-Anwendung wird von neuer Technologie begleitet werden, RISC-V ist sehr wahrscheinlich Arm zu ersetzen, natürlich wird Arm nicht verschwinden, aber in der IoT-Stadt
Eine gute Ära des RISC-V-Befehlssatzes
Natürlich werden die Messdaten, die Anerkennung seiner RISC-V-Prototyp-Chips eng miteinander verbunden. Im Jahr 2011 entwarf die Berkeley Research-Team und umgesetzt Kern 64-Bit-Prozessor basierend auf der Reihenfolge der Ausführung des Befehlssatzes von RISC-V (Codename Rakete) und basierte auf 45nm Flussbild 28nm Prozess 12 mal durchgeführt wird, größer als 1 GHz Raketenchipfrequenz, verglichen mit Arm Cortex-A5, 10%, gemessen Leistung, hohen Flächeneffizienz von 49%, dynamische Leistung pro Einheitsfrequenz beträgt nur 43%, zeigen diese Daten, RISC -V Rakete bereits eine guten Prozessorkern Wettbewerbsfähigkeit hat. anschließend wird die Forschung Berkeley-Team startete dann die Open-Source-Ausführung außerhalb der Reihenfolge Kern BOOM (Berkeley out-of-Order-Maschine), kann die Leistung von RISC-V erreicht in Arm das Niveau der High-End-Prozessoren. 2015 Team Berkeley Forschung gegründet Startups SiFive, die Kommerzialisierung von RISC-V beschleunigen.
Auch im Jahr 2015, eine gemeinnützige Organisation RISC-V Foundation (RISC-V-Stiftung) wurde innerhalb von zwei Jahren etabliert hat Hunderte von Einheiten zu verbinden, wie Google, Huawei, IBM, Micron, Nvidia, Qualcomm, Samsung, Western Digital zog international führend und die University of California in Berkeley, MIT, Princeton University, den ETH Zürich, das Indian Institute of Technology, Lorentz national Laboratory, Nanyang Technological University und das Institut für Informatik und andere wissenschaftliche Einrichtungen. Unternehmen und Forschungseinrichtungen durch RISC- Die V Foundation kann an der Weiterentwicklung der Spezifikation des Instruktionssatzes und der Entwicklung des Hardware- und Software-Ökosystems teilnehmen.
Mitglied der RISC-V-Stiftung
RISC-V hat eine nationale Reihe von Anweisungen wird Indien. Indien 2011 Prozessor des strategischen Plans der Umsetzung entwickelten Prozessoren 2-3 geförderte Projekte im Land. Die beiden Professoren der IIT Madras zur Unterstützung des Plans im Rahmen des Projekt gestartet SHAKTI Prozessors, entwickelte kompatibel mit IBM PowerPC-Prozessor, um gesetzliche Ermächtigung zu erhalten, arbeitete SHAKTI Projektteam mit IBM Gesprächen, aber nicht zu einer Einigung zu diesem Zeitpunkt erreichen fiel im Jahr 2013 mit RISC-V-Stream Silizium Erfolg, so SHAKTI Projektgruppe hug verlassen PowerPC RISC-V, auch vorübergehend die Projektziele für die Entwicklung von 6 Modellen anzupassen, basierend auf Open-Source-RISC-V-Prozessorkern-Befehlssatz. diese vorübergehende Anpassung nicht nur nicht verantwortlich gemacht werden, aber die indische Regierung hat mich mehr unterstützen eine große Kraft. zusätzlich im Januar 2016 hatte Zentrum langfristige Forschung Supercomputer zur Durchführung von Advanced Computing für die Entwicklung $ 45 Millionen des indischen Department of Electronics and Information Technology finanziert, ist das Ziel, einen 2 GHz Quad-Core-RISC-V-basierten Befehlssatz zu entwickeln, Prozessor. zusätzlich zur Unterstützung der Regierung von Indien auf dem anderen neuromorphe Beschleunigerprojekt, auch RISC-V als Hauptkern-Computing mit der indischen Regierung. bei subventionierten
Neben der indischen Regierung, auch das US DARPA, Israel National Innovation Agency ausgewählt basierend auf RISC-V-Plattform, den nationalen Business-Service zu adressieren entwickelt. Heute ist die Stadtregierung Shanghai war auch die erste RISC-V-Chip-Architektur zu unterstützen, die den RISC-V in China repräsentiert auch die Zeit gekommen ist?