Интегрированная платформа разработки программного обеспечения и аппаратного обеспечения Gaoyun Semiconductor основана на множестве фиксированных или настраиваемых библиотек моделей устройств, предоставляемых GW1NS-2 FPGA-SoC и библиотекой драйверов программного обеспечения, соответствующей устройству, что позволяет использовать инструменты для проектирования и разработки программного обеспечения. В сочетании он поддерживает аппаратную архитектуру GW1NS-2 FPGA-SoC и анализ компиляции / объединения / ошибки программного обеспечения (Compile, Link, In-Circuit-Emulation / Debug) встроенного микропроцессора и поддерживает ARM- MDK и GNU - два набора инструментов для разработки программного обеспечения.
В отличие от традиционных ПЛИС, которые включают только программируемые логические ячейки, высокопроизводительный GW1NS-2 действует как по-настоящему миниатюрный системный чип FPGA-SoC с встроенным микропроцессором ARM Cortex-M3 в дополнение к программируемому логическому блоку. Так же как и память микропроцессора фиксированного периферийного блока-ОЗУ, флэш-FLASH, АЦП и USB-2.0 PHY, поэтому GW1NS-2 FPGA-SoC для системных чипов имеет мягкий, аппаратный дизайн.
Благодаря интегрированной платформе разработки программного обеспечения и аппаратного обеспечения, предоставляемой Gaoyun Semiconductor, дизайн аппаратной архитектуры FPGA и встроенное программное обеспечение микропроцессорного программного обеспечения для разработки приложений GW1NS-2 органично и легко сочетаются, как показано на рисунке 1. Может значительно повысить эффективность дизайна пользователя.
Так называемая система FPGA-SoC, то есть преимущества программирования FPGA, нефиксированные интерфейсы и периферийные устройства, требуемые пользователями в разных сценариях приложения, программируются программируемыми логическими ячейками FPGA с низкой плотностью в логике LUT 1,7K. Устройство, сконфигурированное как отдельный встроенный ЦП, непосредственно интегрирует функцию обработки ЦП в миниатюрный ПЛИС с низкой плотностью, что значительно расширяет глубину и широту системного применения микросхемы FPGA.
Конструкция аппаратной архитектуры FPGA начинается с схемы RTL (Verilog или VHDL), а затем формирует список соединений схемы через инструмент логического синтеза, затем настраивает физические ограничения и временные ограничения схемы, а затем распределяет и маршрутизирует через программное обеспечение с высоким облачным облачным источником, посредством статического анализа времени и схемы. После того, как макет дизайна настроен взад и вперед, он становится файлом бинарного бинарного файла и, наконец, загружается в GP1NS-2 FPGA-SoC программистом программного обеспечения для облачных вычислений для аппаратного программирования.
FPGA-SoC предназначен для настройки встроенной FPGA GW1NS-2 в качестве физического устройства с встроенным микропроцессором (CPU). Встроенное программное обеспечение для микропроцессоров разработано с помощью инструмента для разработки программного обеспечения, установленного на персональном компьютере (ПК) (ПК) Компилятор, компоновщик, отладчик) Начните, запишите программу на языке C, а затем скомпилируйте ее в программный двоичный файл, который загружается в хранилище встроенного микропроцессора с помощью инструмента для разработки программного обеспечения. После включения устройства встроенный микропроцессор будет автоматически Прочитайте и выполните программное обеспечение в памяти, вызовите настроенное физическое устройство во встроенную FPGA и фиксированное физическое устройство, подключенное к встроенному микропроцессору в соответствии с командой программного обеспечения, и обработайте данные для завершения функции аппаратного и программного обеспечения схемы.