높은 클라우드 개발 플랫폼의 반도체 집적 소프트웨어 및 하드웨어 디자인은 GW1NS-2 FPGA-SoC를 더 고정 또는 구성 장치 모델 라이브러리를 제공하고 하드웨어 설계 및 소프트웨어 설계 도구 도구를 가능하게하는 장치 드라이버 소프트웨어 라이브러리 일치를 기반으로 조합, 소프트웨어 컴파일러에게 GW1NS-2 FPGA-의 SoC 하드웨어 아키텍처와 통합 된 마이크로 프로세서 / 연결 및 / 문제 해결 (컴파일, 링크, 인 - 서킷 에뮬레이션 / 디버그) 기능을 지원하고, 지원을 ARM- GNU MDK 및 소프트웨어 설계 도구의 두 세트.
프로그래머블 로직 셀만 포함하는 기존 FPGA와 달리 고성장 GW1NS-2는 프로그래머블 로직 유닛 외에도 ARM Cortex-M3 마이크로 프로세서가 내장 된 진정한 소형 FPGA-SoC 시스템 칩 역할을한다. 마이크로 프로세서 고정 주변 장치 블록 RAM, 플래시 FLASH, ADC 및 USB-2.0 PHY의 메모리뿐만 아니라 GW1NS-2 FPGA-SoC 시스템 칩 응용 프로그램 디자인은 부드럽고 하드웨어 설계 흐름이 있습니다.
Gaoyun Semiconductor가 제공하는 통합 소프트웨어 및 하드웨어 설계 개발 플랫폼을 통해 GW1NS-2 애플리케이션 설계의 FPGA 아키텍처 하드웨어 설계 및 임베디드 마이크로 프로세서 소프트웨어 설계가 그림 1과 같이 유기적으로 원활하게 결합됩니다. 크게 사용자 디자인의 효율성을 향상시킬 수 있습니다.
소위 FPGA-SoC 시스템, 즉 FPGA 프로그래밍, 다양한 애플리케이션 시나리오에서 사용자가 필요로하는 비 고정 인터페이스 및 주변 장치의 이점은 1.7K LUT 로직 내에서 저밀도 FPGA 프로그래머블 로직 셀로 프로그래밍된다. 특정 임베디드 CPU로 구성된 디바이스는 CPU 데이터 처리 기능을 소형 저밀도 FPGA에 직접 통합하여 FPGA 칩의 시스템 애플리케이션의 깊이와 폭을 크게 확장합니다.
FPGA 아키텍처는 하드웨어 설계 시작 회로 RTL (의 Verilog 나 VHDL)는 네트리스트로 논리 합성 툴에 의해 그때 그때 물리적 제약 타이밍 제약, 및 회로 설계에 배치 높고 따라서 소스 소프트웨어 레이아웃 정적 타이밍 분석 회로 디자인 레이아웃을 앞뒤로 조정하면 하드웨어 이진 비트 스트림 파일이되고 마지막으로 하드웨어 프로그래밍을 위해 클라우드 소스 소프트웨어 프로그래머가 GW1NS-2 FPGA-SoC로 다운로드합니다.
FPGA-SoC는 GW1NS-2 임베디드 FPGA를 임베디드 마이크로 프로세서 (CPU)가있는 물리적 장치로 구성하도록 설계되었습니다. 임베디드 마이크로 프로세서 소프트웨어는 개인용 컴퓨터 (PC)에 설치된 소프트웨어 설계 도구로 설계되었습니다 컴파일러, 링커, 디버거) C 언어 소프트웨어 프로그램을 작성한 다음 소프트웨어 바이너리 파일로 컴파일하여 소프트웨어 설계 도구로 임베디드 마이크로 프로세서의 저장소로 다운로드합니다. 장치 전원이 켜지면 내장 마이크로 프로세서가 자동으로 실행됩니다 메모리에서 소프트웨어 프로그램을 읽고 실행하고 임베디드 FPGA의 구성된 물리적 장치 및 소프트웨어 프로그램 명령에 따라 임베디드 마이크로 프로세서에 연결된 고정 물리적 장치를 호출하고 회로 하드웨어 및 소프트웨어 설계 기능을 완료하기 위해 데이터를 처리합니다.