高いクラウド開発プラットフォームの半導体集積ソフトウェアとハードウェアの設計はGW1NS-2 FPGA-SOCが複数の固定又は構成可能なデバイス・モデル・ライブラリが提供され、ハードウェア設計とソフトウェア設計ツールのツールを有効にデバイスドライバソフトウェアライブラリと一致基づいています組合せ、ソフトウェアコンパイラをGW1NS-2 FPGA-SOCのハードウェアアーキテクチャと統合されたマイクロプロセッサ/接続及び/トラブルシューティング（コンパイル、リンク、インサーキットエミュレーション/デバッグ）機能をサポートするため、およびサポートを腕 - MDKとGNUソフトウェア設計ツールの2つのセット。
プログラマブル・ロジック・セルのみを含む従来のFPGAとは異なり、高成長GW1NS-2はプログラマブル・ロジック・ユニットに加えてARM Cortex-M3マイクロプロセッサを内蔵した真に小型化されたFPGA-SoCシステム・チップとして機能します。マイクロプロセッサ固定ペリフェラルブロックRAM、フラッシュFLASH、ADC、USB-2.0 PHYのメモリと同様に、GW1NS-2 FPGA-SoCシステムチップのアプリケーション設計は、ソフトなハードウェア設計フローを備えています。
Gaoyun Semiconductorが提供する統合ソフトウェアおよびハードウェア設計開発プラットフォームを使用して、図1に示すように、GW1NS-2アプリケーション設計のFPGAアーキテクチャハードウェア設計と組み込みマイクロプロセッサソフトウェア設計が有機的かつシームレスに組み合わされています。大幅にユーザーの設計の効率を向上させることができます。
いわゆるFPGA-SoCシステム、つまりFPGAプログラミングの利点、さまざまなアプリケーションシナリオでユーザーが必要とする固定されていないインターフェイスと周辺機器は、1.7K LUTロジック内の低密度FPGAプログラマブルロジックセルによってプログラムされます。特定のエンベデッドCPUとして構成されたデバイスは、CPUデータ処理機能を小型化された低密度FPGAに直接統合し、FPGAチップのシステム化されたアプリケーションの深みと幅を大幅に拡大します。
FPGAアーキテクチャは、ハードウェア設計始動回路RTL（VerilogまたはVHDL）は、ネットリストに論理合成ツールによって、次いで物理的制約およびタイミング制約、および回路設計上に配置された高いので、ソース・ソフトウェア・レイアウト、静的タイミング解析と回路往復設計レイアウトを調整した後、ハードウェアは文書のバイナリビットストリームになり、最終的なクラウドは、ソフトウェアプログラミングソースGW1NS-2 FPGA-SOCハードウェアプログラムをダウンロードします。
FPGA-SoC設計対象FPGA GW1NS-2（のパーソナルコンピュータ（PC）にインストールから埋め込まれたマイクロプロセッサ・ソフトウェア・デザイン・ソフトウェア設計ツールの物理デバイス埋め込まれたマイクロプロセッサ（CPU）に埋め込まを設定しますコンパイラ、リンカ、デバッガ）貯水池へのコネクタに接続し、ダウンロード埋め込まれたマイクロプロセッサを介して、C言語で書かれたソフトウェア・プログラムを開始し、バイナリソフトウェアのマニュアルにまとめ、ソフトウェア設計ツール。デバイスがパワーアップし、埋め込まれたマイクロプロセッサを自動的からストレージ間でソフトウェアプログラムを読み出して実行し、埋め込まれたコマンドによるソフトウェアプログラムは、マイクロプロセッサが埋め込ま構成FPGAと良好な物理的デバイスを呼び出し固定物理デバイスが含まれ、そして回路設計の機能を完了するために、データ、ハードウェアおよびソフトウェアを処理します。