Gaoyun Semiconductors integrierte Software- und Hardware-Design-Entwicklungsplattform basiert auf einer Vielzahl von festen oder konfigurierbaren Geräte-Modellbibliotheken, die vom GW1NS-2 FPGA-SoC bereitgestellt werden, und einer Softwaretreiber-Bibliothek, die dem Gerät entspricht und Hardware-Design-Tools und Software-Design-Tools ermöglicht. In Kombination unterstützt es das Hardware-Architektur-Design des GW1NS-2 FPGA-SoC und die im Mikroprozessor integrierte Compile / Join / Fehler-Analyse (Kompilieren, Verknüpfen, In-Circuit-Emulation / Debug) und unterstützt ARM- MDK und GNU zwei Software-Design-Tools.
Im Gegensatz zu herkömmlichen FPGAs, die nur programmierbare Logikzellen enthalten, agiert das wachstumsstarke GW1NS-2 als ein wirklich miniaturisierter FPGA-SoC-Systemchip mit eingebettetem ARM Cortex-M3-Mikroprozessor zusätzlich zu der programmierbaren Logikeinheit. So wie der Speicher des Mikroprozessors festen peripheren Block-RAM, Flash FLASH, ADC und USB-2.0 PHY, GW1NS-2 FPGA-SoC-System-Chip-Anwendung Design hat eine weiche, Hardware-Design-Flow.
Durch die von Gaoyun Semiconductor integrierte integrierte Software- und Hardware-Design-Entwicklungsplattform werden das FPGA-Architektur-Hardware-Design und das eingebettete Mikroprozessor-Software-Design des GW1NS-2-Anwendungsdesigns organisch und nahtlos kombiniert, wie in Abbildung 1 gezeigt. Kann die Effizienz des Benutzerdesigns erheblich verbessern.
Das so genannte FPGA-SoC-System, dh die Vorteile der FPGA-Programmierung, die nicht fixierten Schnittstellen und Peripheriegeräte, die von Anwendern in unterschiedlichen Anwendungsszenarien benötigt werden, werden von FPGA-programmierbaren Logikzellen mit geringer Dichte in der 1.7K LUT-Logik programmiert. Das als spezifische eingebettete CPU konfigurierte Gerät integriert direkt die CPU-Datenverarbeitungsfunktion in das miniaturisierte Low-Density-FPGA, was die Tiefe und Breite der systemisierten Anwendung des FPGA-Chips erheblich erweitert.
FPGA-Architektur, Hardware-Design Zündschaltung RTL (Verilog oder VHDL), durch das Logiksynthesewerkzeug in eine Netzliste, dann auf den Schaltungsentwurf der physikalischen Randbedingungen und Zeitbedingungen angeordnet sind, und dann die hoch und so die Source-Software Layout statische Timing-Analyse und Schaltungs Nachdem das Design-Layout hin und her angepasst wurde, wird es zu einer Hardware-Binär-Bit-Stream-Datei und schließlich vom Cloud-Quellsoftware-Programmierer in das GW1NS-2-FPGA-SoC für die Hardwareprogrammierung heruntergeladen.
Das FPGA-SoC wurde entwickelt, um das GW1NS-2 Embedded FPGA als ein physikalisches Gerät mit einem eingebetteten Mikroprozessor (CPU) zu konfigurieren. Die eingebettete Mikroprozessor-Software wird von einem Software-Design-Tool auf einem Personal Computer (PC) entworfen ( Compiler, Linker, Debugger) Starten Sie, schreiben Sie eine C-Sprache Software-Programm und kompilieren Sie es dann in eine Software-Binärdatei, die von der Software-Design-Tool in den Speicher des eingebetteten Mikroprozessors heruntergeladen wird.Nachdem das Gerät eingeschaltet ist, wird der eingebettete Mikroprozessor automatisch Lesen und führen Sie das Softwareprogramm im Speicher aus, rufen Sie das konfigurierte physische Gerät im eingebetteten FPGA und das an den eingebetteten Mikroprozessor angeschlossene feste physische Gerät entsprechend dem Softwareprogrammbefehl auf und verarbeiten Sie die Daten, um die Schaltungshardware- und Softwaredesignfunktion zu vervollständigen.