Le logiciel intégré semi-conducteur et la conception matérielle de la plate-forme de développement de haut nuage est basé GW1NS-2 FPGA SoC plus bibliothèque fixe ou modèle de dispositif configurable fourni et correspondre à la bibliothèque logicielle de pilote de périphérique qui permet aux outils de conception de conception de matériel et outils logiciels combinaison, pour soutenir les compilateurs de logiciels GW1NS-2 architecture matérielle FPGA SoC et microprocesseur / connexion intégré et / Dépannage (compilation, Link, en circuit-Emulation / Debug) fonctions et le soutien ARM- GNU MDK et deux ensembles d'outils de conception de logiciels.
Contrairement aux FPGA traditionnels qui n'incluent que des cellules logiques programmables, le GW1NS-2 à forte croissance agit comme une puce système FPGA-SoC véritablement miniaturisée avec un microprocesseur ARM Cortex-M3 intégré en plus de l'unité logique programmable. En plus de la mémoire du bloc-RAM fixe du microprocesseur, du flash FLASH, de l'ADC et de l'USB-2.0 PHY, la conception de l'application de puce système FPGA-SoC GW1NS-2 a un flux de conception matériel doux.
Grâce à la plate-forme de développement de conception logicielle et matérielle intégrée fournie par Gaoyun Semiconductor, la conception matérielle de l'architecture FPGA et la conception logicielle de microprocesseur embarqué de conception d'application GW1NS-2 sont combinées organiquement et de façon transparente, comme le montre la Figure 1. Peut grandement améliorer l'efficacité de la conception de l'utilisateur.
Le système dit FPGA-SoC, c'est-à-dire les avantages de la programmation FPGA, les interfaces non fixes et les périphériques requis par les utilisateurs dans différents scénarios d'application sont programmés par des cellules logiques programmables FPGA basse densité dans la logique LUT 1.7K. Le dispositif configuré en tant que CPU embarquée spécifique intègre directement la fonction de traitement de données du processeur dans le FPGA miniaturisé à faible densité, ce qui augmente considérablement la profondeur et l'ampleur de l'application systématisée de la puce FPGA.
l'architecture FPGA, circuit à partir de la conception du matériel RTL (Verilog ou VHDL), par l'outil de synthèse logique dans un netlist, puis disposé sur la conception du circuit des contraintes physiques et des contraintes de temps, puis le haut et si la mise en page du logiciel source, l'analyse temporelle statique et circuit après le réglage de la mise en page de conception alternative, le matériel devient un flux binaire du document, le nuage finale télécharger la source de programmation logicielle GW1NS-2 programmation matérielle FPGA SoC.
Le FPGA-SoC est conçu pour configurer le FPGA embarqué GW1NS-2 en tant que périphérique physique avec microprocesseur (CPU) intégré Le microprocesseur embarqué est conçu à partir d'un outil de conception logicielle installé sur un ordinateur personnel (PC) ( Compiler, Linker, Debugger) Commencez par écrire un programme en langage C, puis compilez-le dans un fichier binaire logiciel qui est téléchargé dans le stockage du microprocesseur intégré par l'outil de conception logicielle. Lisez et exécutez le programme logiciel dans la mémoire, appelez le périphérique physique configuré dans le FPGA intégré et le périphérique physique fixe attaché au microprocesseur intégré conformément à la commande du programme logiciel, et traitez les données pour compléter la fonction de conception matérielle et logicielle du circuit.