ตั้งไมโครข่าวเครือข่าย (ข้อความ / นอร์ทเล็ก) เมื่อเร็ว ๆ นี้ eSilicon เปิดตัวผลิตภัณฑ์ที่ผลิตโดย TSMC กระบวนการ 7nm แพลตฟอร์มการออกแบบ NeuASIC ASIC รวมทั้งฮาร์ดแวร์และซอฟแวร์แมโครสำหรับการใช้งานเครือข่ายและการสร้างโครงสร้างพื้นฐานใหม่และ AI เร่งห้องสมุด IP
แพลตฟอร์ม NeuASIC จัดเตรียมนักออกแบบที่มีคอมไพเลอร์หน่วยความจำ SerDes และ 2.5D IC ที่หลากหลายซึ่งมีหน่วยความจำ 7nm ประกอบด้วย SerDes 56Gbps, HBM2 PHY, คอมไพเลอร์ TCAM แอดเดรสหน่วยประมวลผล Tri-State, I / O ที่ปรับให้เหมาะกับเครือข่ายและ ส่วนประกอบอื่น ๆ
ในปี 2560 Marvell ได้ปิดการดำเนินงานในยุโรปมากที่สุดและ eSilicon จึงได้รับ "ทีมวิศวกรชาวอิตาลีของ Marvell ซึ่งพัฒนา SerGest 56Gbps สำหรับกระบวนการผลิต 28V สำหรับ Marvell ทีมพัฒนาขึ้นด้วยสถาปัตยกรรมเดียวกันกับ ADC / DSP เซิร์ฟเวอร์ขนาด 7nm 56Gbps SerDes จะออกและแกนจะปรากฏบนแพลตฟอร์ม NeuASIC ในขณะเดียวกันแกนจะได้รับสิทธิการใช้งานแยกต่างหากสำหรับชิปการใช้พลังงานและประสิทธิภาพการทำงานดูเหมือนจะเป็นตัวบ่งชี้สองตัวที่ไม่สามารถพิจารณาได้ในเวลาเดียวกันแกน SerDes การเข้ารหัส PAM4 และ NRZ สามารถใช้งานได้และการตั้งโปรแกรมช่วยให้นักออกแบบสามารถทำประสิทธิภาพของช่องทางยาว / สั้นและปรับการใช้พลังงานได้
SerDes เป็น Serializer / deserializer สั้นโดยความหมายหมายถึง serializer deserializer. แต่ก็จะได้รับการอธิบายเพียง SerDes deserializer เพื่อ serializer ที่คำอธิบายนี้ไม่สมบูรณ์. นอกจากนี้ยังมี serializer และ deserializer ระบบ SerDes เพิ่มเติม ปลายอะนาล็อกด้านหน้าและสิ้นสุดการรับของขั้นตอนการขับรถของระบบการสิ้นสุดการส่งสำหรับ SerDes ความเร็วต่ำเพียงเล็กน้อยยากที่จะออกแบบอนาล็อก front-end, พลังงานต่ำ แต่ ADC จะเพิ่มความยากลำบากของการออกแบบระบบนั้นในขณะที่ระบบ SerDes สำหรับความเร็วสูงสูง ความแม่นยำ ADC ความเร็วสูงตัวเองให้ประสบความสำเร็จมากกว่าค่าใช้จ่ายของส่วนหน้าแบบอะนาล็อก
ในเดือนเมษายน MediaTek เปิดตัวแรกในอุตสาหกรรม 7nm 56G PAM4 SerDes IP, การแก้ปัญหาขึ้นอยู่กับเทคโนโลยี DSP ความเร็วสูง PAM4 ส่งสัญญาณคาดว่าจะวางจำหน่ายในช่วงครึ่งหลังของ 2018
eSilicon กับ MediaTek โซลูชั่น SerDes สามารถบรรลุ 56Gbps และการใช้เทคโนโลยี 7nm ในอนาคตอาจจะอยู่ในการแข่งขัน
NeuASIC SerDes เป็นส่วนหนึ่งของแพลตฟอร์ม 'สื่อสาร' เป็นหนึ่งในงานที่สำคัญของ. NeuASIC ประสบความสำเร็จส่วนใหญ่ในการทำงาน AI AI เร่งของมัน. AI เร่งบูรณาการลักษณะญาติ 'นวนิยาย' ซึ่งเป็นแพคเกจที่มี NeuASIC ดี ความสัมพันธ์
เพื่อเพิ่มแบนด์วิดธ์หน่วยความจำ, ชิปเครือข่ายการสื่อสาร eSilicon NeuASIC โดยวิธีการของ interposer ซิลิกอนที่ ASIC และ DRAM สแต็คและห่อหุ้มโดยใช้เทคนิคการบรรจุภัณฑ์ 2.5D สำหรับ AI คันเร่งลึก NeuASIC ช่วยให้นักออกแบบที่จะเรียนรู้คันเร่ง (DLA) แปรสภาพเป็น ASIC ดังที่แสดงด้านล่างอุตสาหกรรมนี้เชื่อว่านี่เป็นวิธีใหม่เอี่ยม
