Set Micro Red de Noticias (texto / pequeña del Norte) recientemente, eSilicon lanzó fabricado mediante un proceso de 7 nm de TSMC NeuASIC ASIC plataforma de diseño, incluyendo hardware y macros de software para aplicaciones de red y para la construcción de nuevas infraestructuras y la biblioteca IP acelerador de AI.
diseñadores de plataforma NeuASIC para proporcionar una variedad de memoria compilador optimización de energía, y el paquete SerDes 2.5D IC. biblioteca 7 nm incluye 56Gbps SerDes, HBM2 PHY, contenido ternario de memoria direccionable (TCAM) el compilador para optimizar la red I / O, y Otros componentes
En 2017, Marvell cerró la mayoría de sus operaciones europeas, y eSilicon "adquirió" el equipo de ingenieros italianos de Marvell que desarrolló un SerDes de 56 Gbps para el proceso de 28 nm para Marvell. El equipo desarrolló con la misma arquitectura basada en ADC / DSP. El SerDes 7nm 56 Gbps está fuera, y el núcleo aparece en la plataforma NeuASIC. Al mismo tiempo, el núcleo se puede licenciar por separado. Para el chip, el consumo de energía y el rendimiento parecen ser dos indicadores que no se pueden considerar al mismo tiempo. Se pueden implementar las codificaciones PAM4 y NRZ, y su programabilidad permite a los diseñadores realizar ajustes de rendimiento de potencia y de rendimiento de canal largo / corto.
SerDes es serializador / deserializador corto, por definición se refiere a deserializador serializador. Sin embargo, sólo se describirá SerDes deserializador al serializador, esta explicación no es completa. Además de la serializador y deserializador, sistema SerDes además un fin analógico frontal y un extremo de recepción de la etapa de accionamiento del sistema de extremo de transmisión para SerDes de baja velocidad poco difícil diseñar front-end analógico, de baja potencia, pero el ADC se incrementarán la dificultad de diseño del sistema; mientras que el sistema SerDes para alta velocidad, alta El ADC de alta velocidad de precisión es intrínsecamente más costoso que implementar una interfaz analógica.
En abril de Primera 56G 7 nm PAM4 SerDes IP MediaTek presenta de Industria, la solución se basa en la tecnología DSP, PAM4 transmisión de la señal de alta velocidad, que se espera que esté disponible en la segunda mitad de 2018.
eSilicon con soluciones de MediaTek SerDes puede alcanzar 56Gbps, y el uso de la tecnología de 7 nm, el futuro puede estar en competencia.
NeuASIC SerDes es parte de la plataforma, 'comunicación' como una de sus tareas importantes. NeuASIC obtenido principalmente en su rendimiento acelerador AI AI. AI acelerador integrado de manera relativa 'novela', que es un paquete con una gran NeuASIC Relación.
Con el fin de maximizar el ancho de banda de memoria, chip de comunicación de red eSilicon NeuASIC por medio de un intercalador de silicio, la pila ASIC y DRAM, y se encapsula usando técnicas de empaquetado 2.5D para acelerador AI, profundidad NeuASIC permite al diseñador para aprender el acelerador (DLA) integrado en el ASIC, como se muestra a continuación. la industria considera que esto es una forma totalmente nueva.
