Episode News (Text / Xiaobei) Недавно eSilicon представила платформу NeuASIC ASIC, разработанную 7-нм процессом TSMC, включая макрокоманды аппаратного и программного обеспечения для сетевых приложений, а также новые архитектуры и библиотеки IP для создания ускорителей AI.
Платформа NeuASIC предоставляет разработчикам множество мощных компиляторов памяти, SerDes и 2.5D IC-пакетов. Библиотека 7nm включает в себя 56Gbps SerDes, HBM2 PHY, трехъядерный контент-адресную память (TCAM) компилятор, оптимизированные по сети I / O и Другие компоненты.
В 2017 году Marvell закрыл большую часть своих европейских операций, и eSilicon, таким образом, «приобрел» команду итальянских инженеров Marvell, которые разработали SerDes с 56 Гбит / с для 28-нм процесса для Marvell. Команда была разработана с той же архитектурой, основанной на ADC / DSP. Серийные номера 7nm 56 Гбит / с отключены, а ядро появляется на платформе NeuASIC. В то же время ядро может быть лицензировано отдельно. Для чипа потребление энергии и производительность кажутся двумя индикаторами, которые нельзя рассматривать одновременно. Сердечник SerDes Кодирование PAM4 и NRZ может быть реализовано, а его программируемость позволяет дизайнерам выполнять длительные / короткие настройки канала и регулировки потребления энергии.
SerDes является коротким для Serializer / Deserializer. Как следует из названия, это сериализатор и десериализатор. Однако SerDes описывается только как сериализатор и десериализатор. Это объяснение не является полным. В дополнение к сериализатору и десериализатору система SerDes также В том числе со стороны драйвера передатчика и аналогового переднего конца ресивера. Для низкоскоростной системы SerDes дизайн аналогового фронтального интерфейса менее сложный, а потребляемая мощность низкая. Использование ADC увеличит сложность проектирования системы. Для высокоскоростной системы SerDes реализация высока. Высокоскоростной АЦП точности по своей сути дороже, чем реализация аналогового фронтального выхода.
В апреле MediaTek запустила первый в отрасли 7nm 56G PAM4 SerDes IP. Решение основано на технологии DSP и использует высокоскоростной сигнал передачи PAM4, который, как ожидается, будет доступен во второй половине 2018 года.
Оба решения SerDes eSilicon и MediaTek могут достичь 56 Гбит / с и принять 7-нм процесс, который может сформировать конкурентные отношения в будущем.
SerDes является частью платформы NeuASIC, и «коммуникация» является одной из важных задач. Реализация производительности NeuASIC AI в основном заключается в ускорителе AI и т. Д. Интеграция ускорителей AI является относительно «новой», и у нее большой пакет с NeuASIC. отношения.
Чтобы максимизировать пропускную способность памяти, сетевой коммуникационный чип eSilicon NeuASIC объединяет ASIC и DRAM через силиконовый интерполятор и инкапсулирует его с помощью технологии 2.5D. Для ускорителей AI NeuASIC позволяет разработчикам внедрять Deep Learning Accelerator (DLA). Конвертируется в ASIC, как показано ниже. Промышленность считает, что это совершенно новый подход.
