Definir Micro Network News (text / pequena Norte) recentemente, eSilicon lançou fabricado pela processo 7nm TSMC NeuASIC ASIC plataforma de design, incluindo hardware e macros de software para aplicações de rede e para a construção de novas infra-estruturas e acelerador AI biblioteca IP.
NeuASIC desenhadores de plataforma para fornecer uma variedade de memória compilador optimizada de energia, e o pacote SerDes 2.5D IC. Biblioteca 7nm inclui 56Gbps SerDes, HBM2 PHY, o conteúdo ternário memória endereçável (a TCAM) compilador para optimizar a rede E / S, e Outros componentes
Em 2017, a Marvell fechou a maioria de suas operações na Europa, e a eSilicon “adquiriu” a equipe de engenheiros italianos da Marvell que desenvolveu um SerDes de 56 Gbps para o processo de 28 nm da Marvell, desenvolvida com a mesma arquitetura baseada em ADC / DSP. O SerDes de 56 Gbps de 7nm está fora, e o núcleo aparece na plataforma NeuASIC. Ao mesmo tempo, o núcleo pode ser licenciado separadamente.Para o chip, consumo de energia e desempenho parecem ser dois indicadores que não podem ser considerados ao mesmo tempo. A codificação PAM4 e NRZ pode ser implementada, e sua programação permite que os projetistas executem ajustes de desempenho de energia e consumo de canal longos / curtos.
SerDes é Serializador / Deserializer curto, por definição, refere-se a desserializador seriador. No entanto, será descrita apenas SerDes desserializador ao seriador, esta explicação não é completa. Em adição à serialização e desserializador, sistema SerDes mais um fim análogo de frente e uma extremidade de recepção da fase de condução do sistema de terminal de transmiss para SerDes baixa velocidade pouco difícil conceber analógico front-end, de baixa potência, mas o ADC vai aumentar a dificuldade de concepção do sistema, enquanto sistema SerDes para a alta velocidade, de alta precisão de alta velocidade em si ADC para conseguir mais do que o custo de um front-end analógico.
Em abril, a Primeira 7nm 56G PAM4 SerDes IP MediaTek lança da Indústria, a solução é baseada na tecnologia DSP de alta velocidade PAM4 transmissão do sinal, deverá estar disponível no segundo semestre de 2018.
eSilicon com soluções SerDes da MediaTek pode conseguir 56Gbps, e usando a tecnologia 7nm, o futuro pode estar em competição.
NeuASIC SerDes é parte da plataforma, 'comunicação' como uma de suas tarefas importantes. NeuASIC alcançada principalmente no seu desempenho acelerador AI AI. AI acelerador integrado forma relativa 'novela', que é um pacote com uma grande NeuASIC relações.
A fim de maximizar a largura de banda de memória, chip de comunicação de rede eSilicon NeuASIC por meio de uma mediadora de silício, a pilha de ASIC e DRAM, e encapsulado usando técnicas de embalagem 2.5D para acelerador AI, NeuASIC profundidade permite que o designer de aprender o acelerador (DLA) integrado no ASIC, como mostrado abaixo. a indústria acredita que esta é uma maneira inteiramente nova.
