Impostare Notizie Micro Network (testo / piccola del Nord) ha recentemente, eSilicon lanciato prodotto da TSMC processo 7nm NeuASIC ASIC piattaforma di progettazione, inclusi hardware e software per le macro applicazioni di rete e per la costruzione di nuove infrastrutture e la biblioteca IP AI dell'acceleratore.
NeuASIC piattaforma progettisti di fornire una varietà di memoria compilatore potenza ottimizzata, e il pacchetto SerDes 2.5D IC. Biblioteca 7nm comprende 56Gbps SerDes, HBM2 PHY, contenuto ternario memoria indirizzabile (il TCAM) compilatore di ottimizzare rete I / O, e Altri componenti
2017, Marvell chiuso la maggior parte della sua attività europea, eSilicon quindi 'get' la squadra italiana di ingegneri per Marvell, il team di Marvell ha messo a punto un processo produttivo 28nm 56Gbps SerDes. Questa squadra basata sulla stessa architettura sviluppato da ADC / DSP un 7nm 56Gbps SerDes, e il nucleo è apparso sulla piattaforma NeuASIC, allo stesso tempo, il nucleo può essere concesso in licenza separatamente. per il chip, il consumo energetico e le prestazioni sembra essere non tenendo conto dei due indicatori. questo nucleo Serdes PAM4 codice NRZ e può essere implementato, e la sua programmabilità permette ai progettisti di lunga / prestazioni canale corto e regolazione della potenza.
SerDes è serializzatore / deserializzatore breve, per definizione si riferisce a serializzatore deserializzatore. Tuttavia, verrà descritto solo SerDes deserializzatore al serializzatore, questa spiegazione non è completa. Oltre al serializzatore e deserializzatore, sistema SerDes ulteriore un'estremità analogico anteriore ed un'estremità di ricezione dello stadio di pilotaggio del sistema all'estremità trasmittente per SerDes bassa velocità poco difficile progettare front-end analogico, a bassa potenza, ma l'ADC aumenterà la difficoltà di progettazione del sistema, mentre sistema SerDes ad alta velocità, ad alta L'ADC ad alta velocità di precisione è intrinsecamente più costoso rispetto all'implementazione di un front-end analogico.
Nel mese di aprile, MediaTek Presenta il Primo 7nm 56G PAM4 SerDes IP, la soluzione è basata su tecnologia DSP, ad alta velocità PAM4 trasmissione del segnale, dovrebbe essere disponibile nella seconda metà del 2018.
eSilicon con soluzioni SerDes MediaTek può raggiungere 56Gbps, e utilizzando la tecnologia 7nm, il futuro può essere in competizione.
NeuASIC SerDes è parte della piattaforma, 'comunicazione' come uno dei suoi compiti importanti. NeuASIC realizzata principalmente nella sua performance AI AI acceleratore. AI acceleratore integrato modo relativo 'romanzo', che è un pacchetto con un grande NeuASIC relazioni.
Al fine di massimizzare la larghezza di banda di memoria, chip di comunicazione di rete eSilicon NeuASIC mediante un interposer silicio, la pila ASIC e DRAM, e incapsulati utilizzando tecniche di confezionamento 2,5D per AI acceleratore, profondità NeuASIC permette al progettista di apprendere l'acceleratore (DLA) Converti nell'ASIC, come mostrato di seguito: l'industria ritiene che questo sia un modo completamente nuovo.
