Set Micro Network News (Text / small Nord) Vor kurzem hat eSilicon hergestellt von TSMC 7 nm Prozess NeuASIC ASIC-Design-Plattform, einschließlich Hardware und Software-Makros für Netzwerk-Anwendungen und für den Bau neue Infrastruktur und AI Beschleuniger IP-Bibliothek.
NeuASIC Plattform Designern eine Vielzahl von leistungsoptimierten bereitzustellen Compiler-Speicher und die SerDes 2.5D IC-Gehäuse. 7 nm-Bibliothek enthält 56Gbps SerDes, HBM2 PHY, ternären inhaltsadressierbaren Speicher (TCAM) Compiler-Netzwerk zu optimieren, I / O und Andere Komponenten.
2017 Marvell heruntergefahren meisten europäischen Unternehmen, eSilicon so ‚get‘ das italienische Team von Ingenieuren zu Marvell hat das Marvell-Team einen 56Gbps SerDes 28nm Herstellungsprozess entwickelt. Dieses Team basiert auf derselben Architektur von ADC / DSP entwickelt eine 56Gbps SerDes 7 nm, und der Kern erschien auf NeuASIC Plattform, zugleich kann der Kern separat lizenziert werden. für den Chip, den Stromverbrauch und Leistung scheint nicht berücksichtigt, die beiden Indikatoren. diese SerDes Core nehmen zu PAM4 NRZ-Code und implementiert werden können, und ihre Programmierbarkeit ermöglicht es Designern, Long / Short-Channel-Leistung und Leistungsregelung.
SerDes ist Serializer / Deserializer kurz per Definition auf Serializer Deserializer bezieht. Es ist jedoch nur SerDes beschrieben Deserializer an den Serialisierer, diese Erklärung nicht vollständig ist. Neben dem Serializer und Deserializer, SerDes-System weiter ein analoges Front-End und ein Empfangsende der Treiberstufe des sendenden Endsystems für Niedriggeschwindigkeits-SerDes wenig schwierig analoge Front-End-Design, mit geringer Leistung, aber das ADC werden die Schwierigkeit der Systemauslegung erhöhen, während SerDes-System für hohe Geschwindigkeit, hohe Präzision High-Speed-ADC selbst mehr als die Kosten eines analogen Front-End zu erreichen.
Im April Erste 7 nm 56G PAM4 SerDes IP MediaTek stellt industrie wird die Lösung auf Basis von DSP-Technologie, PAM4 Hochgeschwindigkeits-Signalübertragung, in der zweiten Hälfte des Jahres 2018 zu erwarten.
eSilicon mit MediaTek SerDes-Lösungen kann 56Gbps erreichen und 7 nm-Technologie, die Zukunft im Wettbewerb sein kann.
NeuASIC SerDes ist ein Teil der Plattform, ‚Kommunikation‘ als eine ihrer wesentlichen Aufgaben. NeuASIC hauptsächlich in seiner Leistung AI AI Beschleuniger erreicht. AI Beschleuniger integriert Weise relativ ‚Roman‘, der ein Paket mit einem großen NeuASIC ist Beziehungen.
Um die Speicherbandbreite, eSilicon NeuASIC Netzwerkkommunikationschip mittels einer Siliziumzwischen, der ASIC und der DRAM-Stack und verkapselt unter Verwendung von 2,5D Verpackungstechniken für AI-Beschleuniger zu maximieren, ermöglicht NeuASIC Tiefe der Designer den Beschleuniger (DLA) zu lernen, integriert in die ASIC, wie unten gezeigt. glaubt die Branche, dass dies eine völlig neue Art und Weise ist.
