तोशिबा भंडारण आज घोषणा की कि यह एक 96 परत स्टैक 3 डी QLC फ़्लैश प्रोटोटाइप विकसित की है, एक तीन आयामी स्टैकिंग प्रौद्योगिकी BIC में ही उपयोग कर, और पश्चिमी डिजिटल के सहयोग से।
टीएलसी डेटा वर्तमान फ्लैश मेमोरी की तुलना में है, प्रत्येक इकाई 4 बिट करने के लिए संग्रहीत 3-बिट से दूसरी पीढ़ी QLC है, और इसलिए बहुत क्षमता बढ़ाने, ज़ाहिर है, लिखने के प्रदर्शन और जीवन में गिरावट के साथ, हम फ्लैश की जरूरत है, गुरु के सभी पहलुओं, एल्गोरिथ्म के साथ के अनुकूलन।
तोशिबा प्रकटीकरण, परत 96 BICs QLC 1.33Tb की अधिकतम क्षमता के लिए अपने एकल चिप फ्लैश मेमोरी अप, आर्किटेक्चर और चिप ढेर पैकेज 16 नियोजित किया जा सकता है, एक एकल पैकेज एक आश्चर्य की बात क्षमता 2.66TB प्रदान कर सकते हैं।
तोशिबा 2018 फ्लैश मेमोरी शिखर सम्मेलन अगस्त 6-9 के क्षेत्र में नवीनतम उपलब्धियों का परिचय देगा, नमूने एसएसडी और मास्टर निर्माताओं के लिए सितंबर के शुरू में भेजे जाने लगे, यह 201 9 में बड़े पैमाने पर उत्पादन में होने की उम्मीद है।
तोशिबा ने कहा कि यह क्षमता, प्रदर्शन और भविष्य में डाटा सेंटर बाजार की जरूरतों को पूरा करने में सुधार जारी रखेगा।
साथ ही, इंटेल ने डाटा सेंटर बाजार के लिए 3 डी क्यूएलसी फ्लैश मेमोरी का उपयोग करके पहले एसएसडी का उत्पादन शुरू कर दिया है, लेकिन विवरण स्पष्ट नहीं हैं।
