Ryan Sanghyun Lee, vicepresidente de Samsung Electronics de OEM equipo de marketing, dijo: "A través de la colaboración en profundidad con Synopsys, nuestro flujo de certificación y referencia sobre el proceso 7LPP logrará el consumo de energía más bajo, la mejor actuación en el diseño de nuestros clientes mutuos y el área óptima utilizando tecnología probada e incorpora la plataforma del diseño Fusión Synopsys, nuestros clientes OEM pueden utilizar con seguridad Synopsys más avanzada tecnología de producción en volumen de EUV sus diseños.
Sinopsis Michael División Jackson vicepresidente de marketing y desarrollo de negocios de tecnología y diseño, dijo: 'Trabajamos con herramientas de Samsung y referencia fluye la cooperación se centra en permitir a los diseñadores a utilizar nuevo proceso EUV 7LPP de Samsung para obtener la mejor calidad en los resultados de confianza más altos Usando la plataforma de diseño Synopsys con tecnología Fusion integrada, el flujo de referencia 7LPP escalable permitirá a los diseñadores alcanzar fácilmente sus objetivos de diseño y tiempo deseados.
El procesador Arm Cortex-A53 de 64 bits basado en la arquitectura ARMv8 se utiliza para la optimización de la calidad de los resultados (QoR) y la certificación de procesos. Las herramientas y características clave del proceso de referencia de Synopsys Design Platform 7LPP incluyen:
Diseño y enrutamiento de IC Compiler II: cableado basado en exposición única EUV con soporte optimizado de regla de diseño 7LPP y punteo de fila para garantizar la máxima capacidad de expulsión y utilización del diseño, al tiempo que se minimiza la caída de voltaje.
Síntesis gráfica de RTL del compilador de diseño: correlación con los resultados de lugar y ruta, congestión reducida, compatibilidad optimizada de la regla de diseño 7LPP y guía física para IC Compiler II.
Firma física de IC Validator: firma DRC de alto rendimiento, buscador corto perceptual LVS, relleno de firma, coincidencia de patrones y análisis exclusivo de Dirty Data con tecnología Explorer, y verificación en el diseño con auto reparación de DRC y en IC Compiler II Detecte con precisión el momento del llenado de metal.
Hora límite de tiempo de PrimeTime: modelado de variación de voltaje ultrabaja cercano al umbral, a través de modelado de cambio y orientación de orden de cambio de ingeniería (ECO) para las reglas de diseño perceptual.
Extracción de parásitos StarRCTM: EUV se basa en el soporte de enrutamiento en modo de exposición única, así como en nuevas técnicas de extracción, como la cobertura basada en la resistencia.
RedHawkTM Analysis Fusion: Análisis y optimización de EM / IR impulsados por ANSYS® RedHawkTM en IC Compiler II, que incluye la inserción y la amplificación de la red.
Prueba DFTMAXTM y TetraMAX® II: basada en FinFET, detección de células y prueba de conversión basada en el margen de sincronización para una mayor calidad de prueba.
Validación del Formulario Formality®: Basado en UPF, verificación de equivalencia con verificación de transición de estado.
El proceso escalable y referenciado que es compatible y certificado con Synopsys Lynx Design System ahora está disponible a través del programa SAFETM. El Lynx Design System es un entorno de diseño de chip completo con capacidades innovadoras de automatización e informes para ayudar a los diseñadores a implementar y monitorear su Diseño. Incluye un proceso de producción RTL a GDSII que simplifica y automatiza muchas tareas de implementación y verificación del diseño clave, permitiendo a los ingenieros enfocarse en lograr objetivos de rendimiento y diseño. Los planes SAFETM son respaldados por Samsung Certified y ampliamente probados. Kit de diseño de procesos (PDK) y flujo de referencia (y metodología de diseño).