Ryan Sanghyun Lee, вице-президент отдела маркетинга литейного завода Samsung Electronics, сказал: «Благодаря интенсивному сотрудничеству с Synopsys наша сертификация процесса 7LPP и эталонный процесс достигнут наименьшего энергопотребления и лучшей производительности для наших обычных клиентов. Оптимальная область. Используя платформу Synopsys Design Platform, которая была доказана и интегрирована с технологией Fusion, наши литейные клиенты могут с уверенностью использовать наиболее продвинутый процесс EUV Synopsys для массового производства своих конструкций.
Майкл Джексон (Michael Jackson), вице-президент по маркетингу и развитию бизнеса в отделе дизайна Synopsys, сказал: «Наше сотрудничество с инструментами и эталонными процессами Samsung сосредоточено на том, чтобы позволить дизайнерам использовать последний процесс EUV 7LPP от Samsung для достижения наилучших результатов с наивысшим уровнем доверия. Используя платформу Synopsys Design Platform со встроенной технологией Fusion, масштабируемый опорный поток 7LPP позволит разработчикам легко достичь желаемых целей дизайна и времени.
64-битный процессор Arm Cortex-A53 на основе архитектуры ARMv8 используется для оптимизации качества результатов (QoR) и сертификации процессов. Ключевыми инструментами и особенностями эталонного процесса платформы Synopsys Design Platform 7LPP являются:
IC Compiler II Layout and Routing: проводка с однократной экспозицией EUV с оптимизированной поддержкой правил проектирования 7LPP и пробивание строк для обеспечения максимальной разрешающей способности и использования при минимизации падения напряжения.
Компилятор графики Графический синтез RTL: корреляция с результатами мест и маршрутов, уменьшением перегруженности, оптимизированной поддержкой правил проектирования 7LPP и физическим руководством для IC Compiler II.
IC-сигнализатор IC Validator: высокопроизводительная сигнализация DRC, короткодействующий персистентный поиск LVS, заполнение подписей, сопоставление образцов и уникальный анализ Dirty Data с использованием технологии Explorer, а также проверка дизайна с помощью авторемонта DRC и в IC Compiler II Точно укажите время заполнения металла.
PrimeTime timing signoff: Моделирование изменения порога ультранизкого напряжения с близким порогом, с помощью моделирования изменений и руководства по порядку изменения конфигурации (ECO) для правил макета восприятия.
Паразитарная экстракция StarRCTM: EUV основана на поддержке маршрутизации в режиме однократной экспозиции, а также на новых методах экстракции, таких как покрытие, основанное на сопротивлении.
RedHawkTM Analysis Fusion: ANSYS® RedHawkTM управляет EM / IR-анализом и оптимизацией в IC Compiler II, в том числе посредством вставки и усиления сетки.
Тестирование DFTMAXTM и TetraMAX® II: на основе тестирования на основе FinFET, измерения чувствительности к ячейкам и времени, основанного на переходе для более высокого качества теста.
Формальная проверка формы: на основе UPF, проверка эквивалентности с проверкой перехода состояния.
Масштабируемый и ссылочный процесс, совместимый и сертифицированный с помощью системы Synopsys Lynx Design System, теперь доступен через программу SAFETM. Lynx Design System - это полнофункциональная среда разработки с инновационными возможностями автоматизации и отчетности, которые помогают дизайнерам внедрять и контролировать свои Проект включает в себя процесс RTL-to-GDSII производства, который упрощает и автоматизирует многие ключевые задачи по реализации и проверке дизайна, позволяя инженерам сосредоточиться на достижении производительности и целей проектирования. Планы SAFETM поддерживаются Samsung Certified и широко протестированы Process Design Kit (PDK) и эталонный поток (и методология проектирования).